ARCHITECTURE OF INPUT-OUTPUT PROCESSOR, WHICH CONNECTS **INTER-BRIDGE OF PRIMARY COMPONENTS**

Publication number: RU2157000 (C2) Publication date: 2000-09-27

EHLLIOT GARBUS [US]; PITER SANGKHAGOVIT [US]; MARK GOLDSHMIDT [US]; NIK EHSKANDARI [US] Inventor(s):

Applicant(s): INTEL CORP [US]

Classification:

- international:

G06F13/36; G06F3/02; G06F13/00; G06F13/14; G06F13/40; G06F15/00; G06F13/36; G06F3/02; G06F13/00; G06F13/14; G06F13/40; G06F15/00; (IPC1-7): G06F13/00; G06F3/02;

G06F13/14; G06F15/00

- European: G06F13/40D5

Application number: RU19980100483 19960617 Priority number(s): US19950490654 19950615

Abstract of RU 2157000 (C2)

computer engineering. SUBSTANCE: integral circuit for connection of first external inter-bridge bus for peripheral components to second external inter-bridge bus for peripheral components has two inner buses, bus bridge, local processor, local bus, memory controller. Processor system has main processor, peripheral device, two internal buses, bus bridge, local processor, local bus and memory controller. EFFECT: increased efficiency of input-output processor. 24 cl, 11 dwg, 46 tbl

Data supplied from the esp@cenet database — Worldwide

US5884027 (A)

WO9700480 (A1)

KR100263277 (B1)
JP11513150 (T)
EP0834135 (A1)

more >>



⁽¹⁹⁾ RU ⁽¹¹⁾ 2 157 000 ⁽¹³⁾ C2

(51) MПК⁷ G 06 F 13/00, 3/02, 13/14, 15/00

РОССИЙСКОЕ АГЕНТСТВО ПО ПАТЕНТАМ И ТОВАРНЫМ ЗНАКАМ

(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ РОССИЙСКОЙ ФЕДЕРАЦИИ

- (21), (22) Заявка: 98100483/09, 17.06.1996
- (24) Дата начала действия патента: 17.06.1996
- (30) Приоритет: 15.06.1995 US 08/490,654
- (46) Дата публикации: 27.09.2000
- (56) Ссылки: US 5396602 A, 07.03.1995. SU 1644151 A1, 24.04.1991. SU 1683023 A1, 07.10.1991. US 5353417 A, 04.10.1994. US 5398244 A, 14.03.1995. US 4935894 A, 19.06.1990.
- (85) Дата перевода заявки РСТ на национальную фазу: 15.01.1998
- (86) Заявка РСТ: US 96/10451 (17.06.1996)
- (87) Публикация РСТ: WO 97/00480 (03.01.1997)
- (98) Адрес для переписки: 129010, Москва, ул. Большая Спасская 25, стр.3, ООО "Городисский и Партнеры", Емельянову Е.И.

- (71) Заявитель: **И**НТЕЛ **К**ОРПОРЕ**ЙШН (US)**
- (72) Изобретатель: Эллиот ГАРБУС (US), Питер САНГХАГОВИТ (US), Марк ГОЛДШМИДТ (US), Ник ЭСКАНДАРИ (US)

2

(73) Патентообладатель: ИНТЕЛ КОРПОРЕЙШН (US)

(54) АРХИТЕКТУРА ПРОЦЕССОРА ВВОДА-ВЫВОДА, КОТОРЫЙ ОБЪЕДИНЯЕТ МОСТ МЕЖСОЕДИНЕНИЯ ПЕРВИЧНЫХ КОМПОНЕНТ

(57)Изобретение относится области компьютерной архитектуры системы Техническим результатом является повышение производительности процессора ввода/вывода. Данный результат достигается тем, что интегральная схема соединения первой внешней шины межсоединения периферийных компонент со второй внешней межсоединения периферийных компонент содержит две внутренние шины, шинный мост, локальный процессор, локальную шину, контроллер памяти. Процессорная система содержит главный

процессор, периферийное устройство, две внутренние шины, шинный мост, локальный процессор, локальную шину, контроллер памяти. 2 с. и 22 з.п.ф-лы, 11 ил., 46 табл.





(19) RU (11) 2 157 000 (13) C2

(51) Int. Cl.⁷ G 06 F 13/00, 3/02, 13/14, 15/00

RUSSIAN AGENCY FOR PATENTS AND TRADEMARKS

(12) ABSTRACT OF INVENTION

(21), (22) Application: 98100483/09, 17.06.1996

(24) Effective date for property rights: 17.06.1996

(30) Priority: 15.06.1995 US 08/490,654

(46) Date of publication: 27.09.2000

(85) Commencement of national phase: 15.01.1998

(86) PCT application: US 96/10451 (17.06.1996)

- (87) PCT publication: WO 97/00480 (03.01.1997)
- (98) Mail address: 129010, Moskva, ul. Bol'shaja Spasskaja 25, str.3, OOO "Gorodisskij i Partnery", Emel'janovu E.I.

- (71) Applicant: INTEL KORPOREJShN (US)
- (72) Inventor: Ehlliot GARBUS (US),
 Piter SANGKhAGOVIT (US), Mark GOLDShMIDT
 (US), Nik EhSKANDARI (US)

2


S

(73) Proprietor: INTEL KORPOREJShN (US)

(54) ARCHITECTURE OF INPUT-OUTPUT PROCESSOR, WHICH CONNECTS INTER-BRIDGE OF PRIMARY COMPONENTS

(57) Abstract:

FIELD: computer engineering. SUBSTANCE: integral circuit for connection of first external inter-bridge bus for peripheral components to second external inter-bridge bus for peripheral components has two inner buses, bus bridge, local processor, local bus, memory controller. Processor system has main processor, peripheral device, two internal buses, bus bridge, local processor, local bus and memory controller. EFFECT:



Изобретение относится к области архитектуры компьютерной системы. Более конкретно, данное изобретение относится к интеллектуальному шинному мосту для внедрения интеллектуальной подсистемы ввода/вывода в компьютерные и серверные системы.

Высокопроизводительные компьютерные системы обычно включают в себя отдельные подсистемы ввода/вывода. Такая подсистема ввода/вывода обычно включает в себя микропроцессор, который выполняет функции ввода/вывода и который отделен от устройства, которое может быть названо главным или основным микропроцессором. Например, такая подсистема ввода/вывода может выполнять сложные интерфейсные функции при обмене в сети или функции управления диском для компьютерной системы

Обычно подсистема ввода/вывода специализированных включает набор устройств ввода/вывода, соединенных для обмена на шине компонентов. Процессор в такой подсистеме ввода/вывода обычно выполняет функции ввода/вывода по шине без помехи для операций, выполняемых другими процессорами в компьютерной системе Такая изоляция транзакций ввода/вывода на шине обычно дает возможность увеличить производительность основного процессора или процессоров в компьютерной системе. архитектура является общей в универсальных компьютерных системах, в которых процессор и подсистема ввода/вывода называются каналом ввода/вывода.

С появлением компьютерных систем, использующих микропроцессоры, особенно "сервер/клиент", увеличивается потребность более В мошных обеспечения микропроцессорах для возможности построения более мощных систем "сервер/клиент". Это требование частично удовлетворяется с помощью объединения множества микропроцессоров в единую систему 11, которая изображена на фиг. 1. Другая проблема, которая возникает при необходимости объединить большее количество устройств ввода/вывода для реализации более мощных "сервер/клиент", заключается в том, что стандартные компонентные шины, которые соединяют подсистемы ввода/вывода с другими элементами компьютерной системы, налагают ограничения обычно электрической нагрузке. Такие ограничения по электрической нагрузке устанавливают пределы ПО количеству компонентов, подключенных стандартной К компонентов. Например, одна известная стандартная шина требует, чтобы каждое соединительное устройство на системной соединительной шине компонентов собой только представляло одну электрическую нагрузку. Такие ограничения по электрической нагрузке гарантируют, что качество сигнала на полностью нагруженной шине является достаточным для надежной работы.

刀

0

N

В этой связи, так как некоторые подсистемы ввода/вывода требуют большого количества обменивающихся через локальную шину компонентов, которое может превышать требования к электрической

нагрузке, налагаемые на каждый соединитель стандартной шины компонентов, подсистема ввода/вывода может содержать схему 13 шинного (развязывающего устройства шин), которая подсоединяет локальную шину компонентов к другим шинам компонентов 19 компьютерной системе, которая подсоединена к сети, такой как локальная сеть (LAN), посредством сетевой платы 21 ввода/вывода, или к запоминающим устройствам посредством контроллеров 23 SCSI.

Приложение 2

(интерфейс малых вычислительных машин). Такой шинный мост электрически микропроцессор изолирует микропроцессоры 25, память 27 и компоненты подсистемы ввода/вывода OT компонентных шин. Такая схема шинного дает возможность подсистеме ввода/вывода содержать большое количество компонентов, требуемых для реализации функций ввода/вывода, в то же время удовлетворяя требованиям к электрической нагрузке на других компонентных шинах.

Кроме того, микропроцессор процессоры в системе 11 обычно должны конфликтовать с другими исполнительными устройствами шины, подсоединенными к компонентной шине. Такие конфликты на шине обычно снижают производительность микропроцессора или микропроцессоров, в то же время выполняя функции ввода/вывода для подсистемы ввода/вывода.

Первым объектом настоящего изобретения является

Интегральная схема (31) соединения первой внешней шины межсоединения периферийных компонент (PCI) со второй внешней шиной межсоединения периферийных компонент (PCI), содержащая внутреннюю первую ШИНУ подсоединения к указанной первой внешней РСІ шине,

вторую внутреннюю шину для подсоединения к указанной второй внешней PCI шине.

шинный мост PCI-PCI (32), имеющий шинный интерфейс (71),первый подсоединенный к указанной внутренней шине, и второй шинный интерфейс, подсоединенный к указанной второй внутренней шине, причем указанный шинный мост позволяет пропускать транзакции между первой и второй внешними PCI шинами,

локальный процессор (34), имеющий пространство для локального адреса, подсоединенный к указанному шинному мосту (32) для обработки транзакций, принятых от внешних источников, И транзакций, поступающих на указанный первый шинный интерфейс и указанный второй шинный интерфейс.

локальную шину (41) для прохождения данных между указанным процессором (34) и памятью (33), доступ к осуществляется в указанном пространстве локального адреса,

контроллер (47) памяти для управления записями и считываниями из указанной памяти с использованием данных и адресов на указанной локальной шине.

Интегральная схема по настоящему

изобретению может дополнительно содержать

первую схему (43а) преобразования подсоединенную к указанной локальной шине (41) и указанной первой внутренней шине, приспособленную для преобразования адресов входящих транзакций на указанной первой внутренней шине в адреса, используемые указанным локальным процессором (34), и для преобразования адресов выходящих транзакций на указанной локальной шине (41) в адреса, используемые устройствами, подсоединенными к указанной первой внешней шине,

вторую схему (43b) преобразования адреса, подсоединенную К указанной локальной шине и указанной второй внутренней шине, приспособленную для преобразования адресов входящих транзакций на указанную вторую внутреннюю шину, в адреса, используемые указанным средством локального процессора, и для преобразования адресов выходящих транзакций на указанной локальной шине в устройствами, адреса. используемые подключенными к указанной второй внешней шине.

Кроме этого, интегральная схема (31) по настоящему изобретению может дополнительно содержать

(45)передачи сообщений, схему подсоединенную к указанной первой схеме преобразования адреса, приспособленную для формирования прерывания для использования указанным локальным процессором (34), когда новые данные поступают на указанную первую внутреннюю шину, и для формирования прерывания, по меньшей мере, на одной линии прерывания указанной первой внутренней шины, когда указанный локальный процессор (34) помещает данные нуказанную локальную шину (41) для использования устройством, подсоединенным к указанной внешней шине,

первый контроллер (51а) прямого доступа к памяти (DMA), подсоединенный к указанной локальной шине (41) и указанной первой внутренней шине для передачи блоков данных между указанной первой внутренней шиной и указанной локальной памятью (33),

刀

Ch

0

N

второй контроллер (51b) прямого доступа к памяти (DMA), подсоединенный к указанной локальной шине (41) и указанной второй внутренней шине для передачи блоков данных между указанной второй внутренней шиной и указанной локальной памятью (33),

первое средство (55а) арбитража шины для управления доступом к указанной первой внутренней шине между указанным первым шинным интерфейсом и указанной первой схемой (43а) преобразования адреса,

второе средство (55b) арбитража шины для управления доступом к указанной второй внутренней шине между указанным вторым шинным интерфейсом и указанной второй схемой (43b) преобразования адреса,

средство (55а) арбитража локальной шины для управления доступом к указанной локальной шине (41) от указанного локального процессора (34), указанной первой схемы (43а) преобразования адреса и указанной второй схемы (43b) преобразования адреса, контроллер (67) прерываний

периферийных устройств для маршрутизации множества источников прерываний на вход единственного прерывания к указанному локальному процессору (34),

регистр (123, 125) состояния, определяющий, какой из указанного множества источников прерывания вызвал указанное единственное прерывание,

шину межсоединения интегральных схем (I ²C) для подсоединения к внешним датчикам, подходящим для управления системы с использованием указанной интегральной схемы,

интерфейс (61) межсоединения интегральных схем (I²C) для разрешения указанному локальному процессору (34) служить в качестве ведущего и подчиненного устройства, постоянно находящегося на указанной шине I²C.

шину усовершенствованного программируемого контроллера прерываний (APIC) для подключения к внешним процессорам,

интерфейс (63) шины APIC для разрешения обмена между указанными внешними процессорами и указанным локальным процессором (34).

Вторым объектом настоящего изобретения является процессорная система, включающая в себя, по меньшей мере, один главный процессор (25), подсоединенный к первичной шине (17) межсоединения периферийных компонент (PCI) и, по меньшей мере, одно периферийное устройство (21, 23), подсоединенное к вторичной PCI шине (19), содержащая в единственной интегральной схеме

первую внутреннюю шину, подсоединенную к указанной первой PCI шине.

вторую внутреннюю шину, подсоединенную к указанной второй PCI шине,

шинный мост (32), имеющий первый шинный интерфейс, подсоединенный к указанной первой внутренней шине, и второй шинный интерфейс, подсоединенный к указанной второй внутренней шине, причем указанный шинный мост позволяет пропускать транзакции между указанной первичной РСІ шиной,

локальный процессор (34), подсоединенный к указанному шинному мосту для обработки транзакций, принятых от внешних источников, и транзакций, поступающих на указанный первый шинный интерфейс и указанный второй шинный интерфейс,

локальную шину (41) для прохождения данных между указанным процессором и памятью,

контроллер (47) памяти для управления записями и считываниями из указанной внешней памяти с использованием данных и адресов на указанной локальной шине.

В процессорной системе согласно настоящему изобретению указанная интегральная схема (31) может дополнительно содержать

схему (45) передачи сообщений, подсоединенную к указанной первой схеме (43a) преобразования адреса, приспособленную для формирования прерывания для использования указанным локальным процессором (34), когда новые

данные поступают на указанную первую внутреннюю шину, и для формирования прерывания, по меньшей мере, на одной линии прерывания указанной первой внутренней шины, когда указанный локальный процессор (34) помещает данные на указанную локальную шину (41) для использования устройством, подсоединенным к указанной первой РСІ шине,

первый контроллер (51a) прямого доступа к памяти (DMA), подсоединенный к указанной локальной шине и указанной первой внутренней шине для передачи блоков данных между указанной первой внутренней шиной и указанной локальной памятью,

второй контроллер DMA (51b), подсоединенный к указанной локальной шине и указанной второй внутренней шине для передачи блоков данных между указанной второй внутренней шиной и указанной локальной памятью,

первое средство (55а) арбитража шины для управления доступом к указанной первой внутренней шине между указанным первым интерфейсом шины и указанной первой схемой (43а) преобразования адреса,

второе средство (55b) арбитража шины для управления доступом к указанной второй внутренней шине между указанным вторым интерфейсом шины и указанной второй схемой (43b) преобразования адреса,

средство (55а) арбитража локальной шины для управления доступом к указанной локальной шине (41) от указанного локального процессора (34), указанной первой схемы (43а) преобразования адреса и указанной второй схемы (43b) преобразования адреса,

контроллер (67) прерываний периферийных устройств для маршрутизации множества источников прерываний на вход единственного прерывания к указанному локальному процессору (34),

регистр (123, 125) состояния, определяющий, какой из указанного множества источников прерывания вызвал указанное единственное прерывание,

шину межсоединения интегральных схем (I 2 C) для подключения к внешним датчикам, подходящим для управления системы с использованием указанной интегральной схемы,

刀

Ch

0

0

N

(I²C) интерфейс (61) для разрешения указанному локальному процессору (34) служить в качестве ведущего и подчиненного устройства, находящегося на указанной шине I²C,

шину усовершенствованного программируемого контроллера прерываний (APIC) для подключения к внешним процессорам,

интерфейс (63) APIC для разрешения обмена между указанными внешними процессорами и указанным локальным процессором (34),

первое средство (55а) арбитража шины для управления доступами к указанной первой внутренней шине от указанного первого интерфейса шины, указанной первой схемы (43а) преобразования адреса и указанного первого контроллера (51а) прямого доступа к памяти (DMA),

второе средство (55b) арбитража шины для управления доступом к указанной второй внутренней шине от указанного второго интерфейса шины, указанной второй схемы (43b) преобразования адреса и указанного второго контроллера DMA (51b),

первое средство (55а) арбитража шины для управления доступами к указанной первой внутренней шине от указанного первого интерфейса шины, указанной первой схемы (43а) преобразования адреса и указанного первого средства (51а) контроллера DMA,

второе средство (55b) арбитража шины для управления доступами к указанной второй внутренней шине от указанного второго интерфейса шины, указанной второй схемы (43b) преобразования адреса и указанного второго контроллера DMA (51b).

Настоящее изобретение является многофункциональным устройством, которое внедряет высокопроизводительный MOCT процессор в шинный (межсоединения периферийных компонентов) (Р2Р). На фиг.2 показано, как изобретение высокопроизводительный объединяет процессор, такой как процессор 80960 JF, производимый заявителем-фирмой Intel Corporation (локальный процессор), шинный мост PCI-PCI 32, устройство преобразования адреса "шина PCI - процессор", контроллер прямого доступа к памяти (DMA), контроллер памяти, устройство арбитража вторичной РСІ шины, интерфейсное устройство шины для межсоединений интегральных схем (I²C), устройство интерфейсное шины усовершенствованных программируемых прерываний (АРІС) и устройство передачи

прерываний (APIC) и устройство передачи сообщений в единую систему 31, которое использует локальную память 33. Система является интегрированным процессором, который адресует запросы интеллектуальных прикладных задач ввода/вывода и помогает снизить стоимость интеллектуальной системы ввода/вывода.

Шина PCI (межсоединения периферийных компонент) является промышленным стандартом (PCI Local Bus Specification, "Спецификация локальной шины PCI", версия 2.1), высокопроизводительной системной шиной с малым временем задержки. Мост PCI-PCI предоставляет канал соединения между двумя независимыми 32-разрядными шинами PCI и предоставляет возможность преодоления ограничений на электрическую нагрузку шины РСІ. Добавление локального процессора вносит свойства интеллектуальности шинному мосту PCI. Локальный процессор и другие функциональные блоки, находящиеся в изображенном на фиг. 3 пунктирной линией прямоугольнике, образуют блок-схему устройства, которое далее будет называться Р2Р процессором.

Р2Р процессор является многофункциональным РСІ-устройством. Функция 0 соответствует мостовому устройству РСІ-РСІ. Функция 1 соответствует устройству преобразования адреса. Р2Р процессор имеет область (пространство) конфигурации РСІ, доступную через первичную шину РСІ.

В предпочтительном варианте осуществления локальный процессор 34 является процессором 80960 JF, который является элементом семейства микропроцессоров Intel i960. Процессор 80960 JF является встроенным в Р2Р процессор без функциональной модификации. "Руководство

пользователя по микропроцессорам i960" от Intel Corporation представляет дополнительные подробности, хотя вся необходимая для практического использования изобретения информация, касающаяся локального процессора, приводится в данном описании.

Локальный процессор работает вне своего собственного 32-битного адресного пространства и не в адресном пространстве PCI. Память на шине локального процессора может быть

- сделана видимой для адресного пространства PCI,
- сохранена принадлежащей локальному процессору,
 - объединенной указанных двух. Шина 41 локального процессора

Шина локального процессора подсоединяет линии ввода/вывода к процессору Р2Р для обеспечения доступа шины к внешним устройствам. Процессор Р2Р обеспечивает поддержку арбитража локальной шины.

Устройства 43a и 43b преобразования адреса и устройство 45 передачи сообщений

Устройство преобразования адреса разрешает РСІ-транзакциям прямой доступ к локальной памяти 33 локального процессора. Локальный процессор 34 имеет прямой доступ к обеим РСІ шинам. Преобразование адреса осуществляется для транзакций между адресным пространством PCI и адресным пространством локального Преобразование адреса процессора. управляется с помощью программируемых регистров, доступных со стороны РСІ интерфейса и со стороны локального процессора, что обеспечивает гибкость в отображении двух адресных пространств. Устройство 45 передачи сообщений предоставляет механизм передачи данных системой PCI и локальным процессором и оповещения соответствующей системы о поступлении новых данных посредством прерывания. Устройство обмена сообщениями может быть использовано для посылки и приема сообщений.

Мостовое устройство 32 PCI- PCI

刀

Ch

0

N

Мостовое устройство PCI-PCI соединяет две независимые шины PCI. Мост позволяет некоторым шинным транзакциям в одной PCI шине поступать в другую PCI шину. Он также допускает полностью независимую работу PCI шины, включая независимую синхронизацию. Специализированные очереди данных поддерживают высокую пропускную способность PCI шин. Поддерживается 64-разрядная адресация посредством двойного адресного цикла PCI (DAC).

Мост PCI-PCI имеет выделенное пространство PCI конфигурации, которое доступно от первичной PCI шины.

Мост PCI-PCI в процессоре P2P является полностью совместимым со спецификацией архитектуры моста PCI-PCI (PCI to PCI Bridge Architecture Specification), версия 1.0, опубликованной PCI Special Interest Group.

Приватные PCI-устройства

Р2Р процессор по своей конструкции открыто поддерживает приватные PCI-устройства, которые могут использовать вторичную PCI шину, однако избегая определения программным обеспечением PCI-конфигурации. Мост 32 PCI-PCI и

вторичное устройство 43b преобразования адреса работают совместно для сокрытия приватных устройств от циклов РСІ-конфигурации и для разрешения таким устройствам использовать приватное адресное пространство РСІ. Эти устройства могут быть сконфигурированы вторичным устройством преобразования адреса с помощью обычных циклов РСІ-конфигурации.

Встроенный контроллер памяти 47 Встроенный контроллер памяти обеспечивает прямое управление внешних систем памяти. Обеспечивается поддержка для DRAM (динамической памяти со случайным доступом), SRAM (статической памяти со случайным доступом), ROM (памяти только для чтения) и памяти на эсппзу (электрически стираемого программируемого постоянного запоминающего устройства) с параллельным стиранием. Встроенный контроллер памяти обеспечивает непосредственный соединительный интерфейс с памятью 33,

соединительный интерфейс с памятью 33, обычно не требующей внешних логических схем. Его отличает программируемый выбор микросхемы, генератор режима ожидания и байт четности.

Внешняя память может быть сконфигурирована как PCI-адресуемая память или как приватная память локального процессора.

Контроллер 51а и 51b прямого доступа к памяти

Контроллер прямого доступа к памяти (DMA) разрешает высокоскоростную передачу данных с малыми задержками между исполнительными устройствами PCI шины и локальной памятью.

Существует три отдельных канала DMA для регулирования передач данных. Два канала выделены для передачи данных первичной РСІ-шины, и один канал выделен для передачи данных вторичной РСІ-шины. Контроллер DMA поддерживает передачу сцепленных и невыровненных данных. Он является программируемым только через локальный процессор 34.

Устройство 53 арбитража вторичной PCI-шины

Устройство арбитража вторичной PCI-арбитраж PCI-шины обеспечивает (разрешение конфликтов) для вторичной PCI-шины. Реализован алгоритм программируемыми равнодоступности C приоритетами. Имеются шесть PCI-сигналов запросов и предоставлений. Устройство арбитража может быть блокировано для разрешения внешнего арбитража.

Устройства 55а, 55b и 55с арбитража внутренней РСІ-шины и локальной шины

Процессор Р2Р содержит два устройства внутреннего арбитража, которые управляют доступом к внутренним РСІ шинам в устройстве, а именно, первичное внутреннее РСІ-устройство 55а арбитража, которое разрешает конфликты для первичного интерфейса моста, первичного АТU, DMA канала 0 и DMA канала 1. Вторичное внутреннее РСІ-устройство 55b арбитража разрешает конфликты для вторичного интерфейса моста, вторичного АТU и DMA канала 2. Каждое РСІ-устройство внутреннего арбитража использует схему арбитража с фиксированным циклом, в которой каждое

устройство на шине имеет равный приоритет.

Р2Р процессор также требует механизма арбитража для монопольного управления локальной шиной. Устройство 57 арбитража локальной шины (LBAU) реализует алгоритм равнодоступности, который допускает каждому "хозяину" шины возможность захвата управления локальной шиной. Алгоритм объединяет циклическую схему опроса и механизм с приоритетами.

Интерфейсное устройство шины I²C 61

Интерфейсное устройство шины I²C для межсоединений интегральных схем позволяет локальному процессору служить в качестве ведущего и подчиненного устройства, постоянно находящегося на шине I ²C. Шина 1²С является последовательной шиной, разработанной Philips Corporation, и состоит двухпроводного интерфейса позволяет Р2Р процессору обмениваться с другими I²С периферийными устройствами и микроконтроллерами для осуществления функций управления системой. Это требует минимального аппаратного обеспечения для экономичной системы для передачи информации о состоянии и надежности на подсистему ввода/вывода к внешнему устройству.

Интерфейсное устройство 63 шины APIC Интерфейсное устройство шины APIC обеспечивает интерфейс с трехпроводной шиной усовершенствованного программируемого контроллера прерываний (APIC), которая позволяет эмулировать APIC ввода/вывода в программном обеспечении. Сообщения о прерываниях могут быть посланы на шину и могут быть приняты сообщения EO1 (конец прерывания).

Маршрутизация прерываний (67)

Имеются четыре входа прерываний PCI, которые могут быть направлены или ко входам прерывания локального процессора или выходным линиям прерывания PCI.

ТЕРМИНОЛОГИЯ И СОГЛАШЕНИЯ Цифровые обозначения

Все числа, представленные ниже, приводятся в системе счисления с основанием 10, если не указано обратное. В тексте число по основанию 16 представляется как "nnnH", где "H" обозначает 16-теричную систему счисления. Двоичные числа изображаются с индексом 2.

Поля

0

N

Защищенная область в структуре данных является такой, которую процессор не может использовать. Защищенные области могут быть использованы программным обеспечением, процессор не будет модифицировать такие области.

Защищенная область является областью, которая может быть использована реализацией. Если начальное значение защищенной области задается программным обеспечением, это значение должно быть равно нулю. Программное обеспечение не может модифицировать защищенные области или зависеть от любых значений в защищенных областях.

Область только для чтения может быть считана для возвращения текущего значения. Записи в области "только для чтения" пресекаются как недопустимые операции и не изменят ни текущее значение, ни результат в условии ошибки.

Область считывания/очистки также может

быть считана для возвращения текущего значения. Запись данных, имеющих значение 0, в область считывания/очистки не вызовет никаких изменений в области. Запись данных, имеющих значение 1, в область считывания/очистки вызовет очистку области (установку значения данных 0). Например, если область считывания/очистки имеет значение F0H, а записывают данные 55H, получившееся значение будет равно A0H.

Терминология

25

Дополнительно при описании архитектуры P2P используется следующая терминология:

Вниз - на РСІ шине или по направлению к РСІ шине с более высоким номером (после конфигурации)

DWORD - слово данных размерностью 32 бита

Главный процессор - процессор, расположенный вверх от процессора P2P

Локальная шина - шина локального процессора

Локальная память - подсистема памяти на локальной шине

Вверх - на РСІ шине или по направлению к РСІ шине с меньшим номером (после конфигурации)

Краткое описание чертежей

Фиг.1 - диаграмма, изображающая систему, использующую известный мост PCI -PCI,

фиг. 2 - диаграмма, изображающая систему, использующую новый мост PCI - PCI с процессором, согласно настоящему изобретению,

фиг.3 - диаграмма, изображающая изобретенный P2P процессор,

фиг.4 изображает направления, в которых передаются транзакции между лервичным и вторичным адресными пространствами моста PCI - PCI.

фиг.5 - блок-схема моста PCI-PCI,

фиг. 6 - блок-схема первичного и вторичного устройств ATU,

фиг. 7 - диаграмма, изображающая соединения DMA контроллеров с различными шинами,

фиг. 8 - блок-схема контроллера памяти, фиг. 9 - диаграмма, изображающая соединения между локальным процессором и PPIC.

фиг. 10 - диаграмма, изображающая соединения устройств внутреннего арбитража PCI.

фиг. 11 - блок-схема интерфейсного устройства шины I²C и его интерфейс с локальной шиной.

ПОДРОБНОЕ ОПИСАНИЕ ИЗОБРЕТЕНИЯ Изобретение описывается ниже в терминах его функциональных блоков, приведенных на фиг.3.

Локальный процессор

Ниже приводится описание микропроцессора 80960 JF, используемого в качестве локального процессора в процессоре Р2Р. Описывается, как конфигурируют процессор 80960 JF или, с другой стороны, отличие от описания части в "Руководстве пользователя микропроцессора 1960 Jx".

Обзор

Процессор 80960 ЈГ реализуется без функциональных изменений в процессоре Р2Р, т.е. никакая внутренняя логика не изменяется. Обратитесь к "Руководству

пользователя микропроцессора i960 Jx" для получения более подробной информации о процессоре 80960 JF.

Особенности

Основными особенностями процессора 80960 JF являются следующие:

- высокопроизводительное ядро исполнения инструкций
- устанавливаемая двумя способами ассоциативная кэш-память инструкций объемом 4 Кбайт.
- кэш-память данных прямого отображения объемом 2 Кбайт,
 - 32 целочисленных 32-битовых регистра,
 - программируемый контроллер шины,
- 1 Кбайт внутренней памяти типа RAM для данных,
- локальная регистровая кэш-память, предоставляющая память до 8 наборов локальных регистров.
- усовершенствованный контроллер прерываний,
 - два 32-битовых таймера. ОТЛИЧИЯ

Далее следует описание конструктивных решений системы, которые делают процессор 80960J таким, как он используется в процессоре P2P.

Область памяти

Так как регистры отображения периферийной памяти процессора P2P являются 32-битовыми, то область памяти 0 и 1 должна обозначать 32-битовую область. Поэтому, регистр PMCON0_1 должен иметь биты разрядности шины, установленные в 102, указывая на 32-битовую разрядность пины

Шина

刀

0

Для получения оптимальной производительности от DMA-обращений "хозяинам" шины, отличным от локального процессора, позволено иметь неограниченные длины пакетов на шине локального процессора. Адрес, однако, не будет увеличиваться для пакетов длиннее 4 слов. Это предполагает, что контроллеры памяти на локальной шине должны увеличивать адрес для каждого обращения в пакете

МОСТОВОЕ УСТРОЙСТВО РСІ-РСІ Обзор

Мостовое устройство 32 PCI-PCI является устройством, которое допускает расширение шины PCI свыше ее физических ограничений из 10 электрических PCI-нагрузок. Мостовое vстройство · использует концепцию иерархических шин, в которой каждая шина в иерархии является электрически отдельной, но в то же время все шины в иерархии логически являются одной шиной. Мостовое устройство PCI-PCI не увеличивает пропускную способность шины РСІ, оно только позволяет расширить шину для прикладных задач, требующих большего количества компонентов ввода/вывода, чем допускает электрическая спецификация РСІ.

Мостовое устройство РСІ-РСІ предоставляет

независимые 32-битовые первичную и вторичную РСІ шины с поддержкой одновременных операций в любом направлении,

раздельные адресные пространства памяти ввода/вывода со вторичной стороны моста,

два 64-байтовых буфера пересылки и для направляемых вверх и для направляемых вниз транзакций,

палитру цветов VGA и VGA-совместимую адресацию на вторичной шине,

режим 64-битовой адресации от вторичного PCI-интерфейса,

конфигурацию приватного устройства и адресное пространство для приватных PCI устройств на вторичной PCI-шине,

специальный режим работы, который разрешает положительное (прямое) декодирование на первичном и вторичном интерфейсах.

Теория работы

20

Мостовое устройство работает как устройство фильтрации адресов между первичной и вторичной РСІ шинами. РСІ поддерживает три раздельных адресных пространства:

- адресное пространство памяти размером 4 Гбайт,
- адресное пространство ввода/вывода размером 64 Кбайт (с 16-битовой адресацией),
 - отдельное пространство конфигурации. Мост PCI-PCI является

запрограммированным С непрерывным диапазоном адресов В адресных пространствах памяти и ввода/вывода, которые затем становятся адресным пространством вторичной РСІ. Любой адрес, имеющийся с первичной стороны моста, который попадает в запрограммированное вторичное пространство, передается от первичной стороны во вторичную, в то же время адреса вне вторичного пространства мостом игнорируются. Вторичная сторона моста работает наоборот по отношению к первичной стороне, игнорируя любые адреса в запрограммированном вторичном адресном пространстве и передавая любые адреса вне вторичного пространства первичной стороне, как изображено на фиг. 4.

Первичный и вторичный интерфейсы PCI-моста каждый реализует ведущее устройство-адресат устройство И соответствии с PCI спецификацией 2.1. PCI-транзакция, инициированная на одной будет стороне моста адресовать инициирующий интерфейс моста шины в качестве адресата, и транзакция должна быть завершена шинным интерфейсом адресата, работающим как ведущее устройство. Мост является прозрачным для РСІ-устройств с любой стороны.

Мостовое устройство PCI-PCI процессора P2P придерживается, как минимум, требуемых особенностей, указанных в "Спецификации архитектуры моста PCI-PCI", версия 1.0 и "Спецификации локальной шины PCI", версия 2.1. Далее следует описание функциональных особенностей моста и, где необходимо, будет осуществляться ссылка на спецификации моста PCI-PCI и шины PCI.

Описание архитектуры

Мостовое устройство PCI-PCI может быть логически разделено на следующие 4 основных компонента:

- первичный PCI интерфейс,
 - вторичный РСІ интерфейс,
 - буферы пересылки,
 - регистры конфигурации.

Блок-схема на фиг.5 изображает основные функциональные устройства.

Первичный РСІ интерфейс

Первичный РСІ интерфейс 71 мостового устройства РСІ-РСІ может выступать или как адресат, или как инициатор транзакции РСІ шины. Для большинства систем первичный интерфейс должен быть подсоединен к РСІ стороне моста главный процессор/РСІ, которая обычно является РСІ шиной с наименьшим номером в системной иерархии. Первичный интерфейс состоит из мандатных 50 сигнальных линий, определенных в "Спецификации архитектуры моста РСІ-РСІ", версии 1.0, и 4 необязательных линий прерывания.

Первичный РСІ интерфейс реализует и PCI-устройство инициатор (ведущее) и PCI-устройство адресат (подчиненное). Когда транзакция инициируется на вторичной шине, то первичный ведущий конечный автомат, который описан в "Спецификации локальной шины РСІ", версия 2.1, завершает транзакцию (запись или считывание) так, как если бы он был инициирующим устройством. Первичный PCI интерфейс в качестве PCI адресата для транзакций, которые должны быть завершены (исполнены) на вторичной шине, принимает транзакцию и передает запрос на вторичную сторону. В качестве адресата первичный РСІ интерфейс использует положительное декодирование для того, чтобы востребовать РСІ транзакцию, адресованную ниже моста, а затем передать транзакцию на вторичный ведущий интерфейс.

Первичный PCI интерфейс является ответственным за интерпретацию всех PCI команд, декодирование адреса и обработку ошибок.

РСІ конфигурация для первичного и вторичного интерфейсов, логики маршрутизации прерывания (описана ниже), арбитража вторичной РСІ шины (описан ниже) завершается (исполняется) через первичный интерфейс. Регистры пространства конфигурации поддерживают эти функции.

Вторичный РСІ интерфейс

刀

Ch

0

0

N

Вторичный РСІ интерфейс 73 мостового устройства PСІ-РСІ функционирует почти так же, как и первичный интерфейс. Он включает в себя как ведущее РСІ устройство, так и подчиненное РСІ устройство и реализует "вторую" РСІ шину с новым набором электрических РСІ нагрузок для использования системой. Вторичный РСІ интерфейс состоит из мандатных 49 линий. S_RST# является выходным сигналом вместо входного на вторичной стороне.

Как подчиненный (адресат), вторичный РСІ интерфейс реагирует на РСІ транзакции востребования, которые не попадают во вторичное адресное пространство памяти моста или ввода/вывода, и передает их к мосту к ведущему устройству на первичной стороне. В качестве ведущего (инициатора) вторичный РСІ-интерфейс является ответственным за завершение транзакций, инициированных на первичной стороне моста. Вторичный РСІ интерфейс использует обратное декодирование адресных регистров моста и только передает адреса в первичном адресном пространстве через мост.

Вторичный РСІ интерфейс также реализует отдельное адресное пространство для приватных РСІ устройств на вторичной шине, когда он игнорирует и не передает диапазон первичных адресов, определенных

во время конфигурации локальным процессором.

В специальном режиме работы вторичный PCI интерфейс выполняет положительное декодирование адреса на основании своего собственного набора адресных регистров памяти и ввода/вывода. Этот режим работы разрешается с использованием вторичного регистра разрешения декодирования SDER и имеет побочный эффект блокировки обратного декодирования стандартных адресных регистров моста на вторичном интерфейсе.

Буферы пересылки

Чтобы скрыть время задержки, имеющееся при арбитраже и захвате PCI адресата во время транзакций считывания и записи к противоположной стороне моста, мостовое устройство PCI-PCI имеет два встроенных 64-байтовых буфера 77 и 79 пересылки. Мост поддерживает и задержанные и пересылаемые транзакции.

При задержанной транзакции информация, требуемая для завершения транзакции, фиксируется, а транзакция прекращается сигналом Retry. Мост затем выполняет транзакцию от имени инициатора. Инициатор запрашивается для повторения исходной транзакции, которая прервана сигналом Retry, для завершения транзакции.

При пересылаемой транзакции ей разрешается завершиться на инициирующей шине перед завершением на шине-адресате.

Задержанная и пересылаемая транзакция более подробно обсуждаются ниже.

Мост использует два буфера пересылки буфер 77 пересылки вниз для данных, передаваемых от первичного интерфейса во вторичный интерфейс,

буфер 79 пересылки вверх для данных, передаваемых от вторичного интерфейса в первичный интерфейс.

Каждый буфер имеет соответствующие адресные/управляющие регистры для манипулирования информацией о транзакции. Регистры конфигурации

Каждое PCI устройство имеет отдельное адресное пространство конфигурации и регистры конфигурации 81. Первые 16 байт формата заголовка конфигурации моста реализуют регистры общей конфигурации моста, требуемые всеми PCI устройствами. Значение в регистре типа заголовка (только для чтения) определяет формат оставшихся 48 байт в заголовке и возвращает 01H для моста PCI-PCI.

Устройства на первичной шине могут только иметь доступ к пространству конфигурации моста PCI-PCI с помощью команд конфигурации типа 0. Устройства на вторичной PCI шине не могут обращаться к пространству конфигурации моста с помощью циклов конфигурации PCI. Регистры конфигурации хранят всю необходимую информацию об адресном декодировании, условиях ошибок и состоянии для обеих сторон моста.

Декодирование адреса

Процессор Р2Р предоставляет три раздельных адресных диапазона, которые используются для определения того, какие адреса памяти и ввода/вывода передаются в каком-либо направлении через мостовую часть процессора Р2Р. Существует два адресных диапазона для транзакций памяти и

один адресный диапазон для транзакций ввода/вывода. Мост использует регистр базового адреса и регистр границы для реализации адресного диапазона. Адресные диапазоны положительно декодируются в первичном интерфейсе с любым адресом в лиапазоне представляющем собой вторичный адрес, и поэтому способный передаваться вниз через мост. На вторичном интерфейсе адресные диапазоны декодируются обратно. Это означает, что любой адрес вне запрограммированных адресных диапазонов может быть передан вверх через мост.

Стандартное адресное декодирование мостового устройства может быть также вторичным регистром модифицировано разрешения декодирования (SDER). Биты этого регистра разрешают положительное адресное декодирование вторичным мостовым интерфейсом блокируют основное адресное декодирование, используемое мостами PCI-PCI.

Адресное пространство ввода/вывода

Мостовое устройство ввода/вывода реализует один программируемый адресный диапазон для транзакции ввода/вывода PCI. Непрерывное адресное пространство ввода/вывода определяется базовым регистром ввода/вывода (IOBR) и регистром границы ввода/вывода (IOLR) в пространстве конфигурации моста. Старшие 4 бита IOBR AD[15:12] соответствуют адресам ввода/вывода, а нижние 12 бит всегда равны 000Н, задавая выравнивание по границе 4 Кбайт для адресного пространства ввода/вывода. Старшие 4 бита IOLR также соответствуют AD[15:12], а нижние 12 бит равны FFFH, задавая зернистость (размер блока), равную 4 Кбайт.

Мостовое устройство будет передавать от вторичный первичного BO интерфейс транзакцию ввода/вывода, которая имеет адрес в адресном диапазоне, определенном IOBR и IOLR включительно. В этом случае интерфейс выступает первичный вторичный PCI-адресат. а интерфейс PCI-инициатор как выступает ДПЯ передаваемых через мост РСІ транзакций.

Если транзакция считывания или записи ввода/вывода присутствует на вторичной шине, то мостовое устройство передает ее в первичный интерфейс, если адрес находится вне адресного пространства, заданного IOBR и IOLR. В этом случае вторичный интерфейс выступает как PCI-адресат, а первичный интерфейс служит в качестве PCI-инициатора.

Процессор Р2Р поддерживает только 16-битовую адресацию для транзакций ввода/вывода, и поэтому любая транзакция ввода/вывода с адресом, большим 64 Кбайт, будет передана ПО какому-либо интерфейсу. Для моста предполагается, что AD [31:16] = 0000H, несмотря на то, что эти биты не реализованы в IOBR и IOLR. Мостовое устройство должно выполнять полное 32-битное декодирование во время транзакции ввода/вывода для проверки AD [31:16] = 0000H в соответствии со "Спецификацией локальной шины РСІ".

Режим ISA

刀

 \subseteq

Ch

0

0

0

റ

N

Мостовое устройство PCI-PCI устройства P2P использует бит режима ISA в регистре управления мостом (BCR) для обеспечения осведомленности о наличии плат

ввода/вывода с шиной ISA на подчиненных PCI шинах. Режим ISA влияет только на адреса ввода/вывода в адресном диапазоне, определенном регистрами IOBR и IOLR. Когда режим ISA разрешен посредством установки режима ISA, MOCT отфильтровывать и не передавать транзакции ввода/вывода с адресами, находящимися в старших 768 байтах (300H) каждого естественно выровненного по границе 1 Кбайт блока. Наоборот, транзакции ввода/вывода на вторичной шине будут обратно декодировать ISA адреса и поэтому передавать транзакции ввода/вывода с адресами, находящимися в старших 768 байтах каждого естественно выровненного по границе 1 Кбайт блока.

Адресное пространство памяти устройство PCI-PCI Мостовое поддерживает два различных адресных диапазона для передающихся обращений к памяти вниз от первичного во вторичный интерфейсы. Базовый регистр памяти (MBR) и регистр границы памяти (MLR) определяют один адресный диапазон, а базовый регистр памяти с предварительной выборкой (PMBR) и регистр границы памяти с предварительной выборкой (PMLR) определяют другой адресный диапазон. Адресный диапазон памяти с предварительной выборкой используется в определении, какое адресное способно предварительно пространство выбираться без побочных эффектов. Обе пары регистров определяют, когда мост будет передавать транзакции "считывание памяти", "шина считывания памяти", "коэффициент считывания из памяти", "запись в память", а также "запись в память и недостоверные данные". В случае, когда две пары регистров перекрываются, один адресный диапазон приводит К тому, что существует суммирование обоих регистров объединенных С диапазоном выборки, предварительной имеющим приоритет перед откликом на транзакцию считывания моста.

Старшие 12 битов регистров MBR, MLR, PMBR, PMLR соответствуют адресным битам AD [31:20] адресов первичной или вторичной памяти. Для целей декодирования мост предполагает, что AD [19:0] обоих базовых регистров памяти равны 00000H и что AD [19:0] обоих регистров границы памяти равны FFFFH. Это приводит к тому, что диапазон адресов памяти, поддерживаемой мостовым устройством, выровнен по границам 1 Мбайт и имеет величину зернистости 1 Мбайт. Младшие 4 бита всех четырех регистров имеют статус "только для чтения" и возвращают 0 при считывании.

Любая транзакция памяти PCI (не ввода/вывода), присутствующая на первичной попадающая В адресное пространство, определенное двумя парами регистров (MBR-MLR и PMBR-PMLR), будет передаваться вниз через мост от первичного во вторичный интерфейс. Вторичный ведущий интерфейс всегда будет использовать тот же тип PCI-команд на вторичной шине, который требуется первичным подчиненным интерфейсом на первичной шине исключением некоторых случаев во время "записи в память и недостоверные данные"). Все двойные адресные циклы (РСІ транзакции 64-битовыми адресами) всегда востребуются вторичным интерфейсом.

15

Любая транзакция памяти PCI, присутствующая на вторичной шине, которая попадает адресного вне диапазона, определенного двумя парами регистров PMBR-PMLR), (MBR-MLR И будет передаваться вверх через мост от вторичного первичный интерфейс Вторичный интерфейс будет передавать все двойные адресные циклы от вторичной шины в первичную шину. Двойные адресные циклы ограничены до старших 4 Гбайт 64-битового адресного пространства.

Отклик моста на транзакции памяти на любом интерфейсе может быть модифицирован следующими битами регистров из пространства конфигурации моста:

бит разрешения ведущего устройства в первичном регистре команд (PMCD),

бит разрешения памяти в первичном регистре команд (PMCD),

бит разрешения VGA в регистре управления мостом (BCR),

бит разрешения положительного декодирования вторичной памяти во вторичном регистре разрешения декодирования (SDER).

разрешения положительного декодирования вторичной памяти в SDER модифицирует декодирование вторичного адреса. Он разблокирует пару регистров адресного диапазона, базовый регистр вторичной памяти (SMBR) и регистр границы памяти (SMLR), которые определяют адресное окно для транзакций, востребующих память, на вторичной шине и передающихся через мост. Транзакции декодирования и востребования работают таким же образом, как положительное декодирование первичной шине для адресных пар MBR/MLR PMBR/PMLR. Бит разрешения положительного декодирования вторичной блокирует обратное также декодирование, выполняемое во вторичном интерфейсе, который востребует транзакции памяти с адресами вне адресного диапазона MBR/MLR и PMBR/PMLR.

Декодирование 64-битового адреса - двойной адресный цикл

刀

Ch

0

0

N

Мостовое устройство поддерживает команду двойного адресного цикла для 64-битовой адресации только на вторичном интерфейсе мостового устройства. Двойные адресные циклы позволяют осуществить 64-битовую адресацию с помощью использования двух фаз РСI адресов; первая для младших 32 битов и вторая для старших 32 битов.

Мостовое устройство обычно декодирует и передает все двойные адресные циклы от вторичного в первичный интерфейс вне зависимости от адресного диапазона, определенного парами регистров MBR/MLR и PMBR/PMLR. Двойные адресные циклы не будут переданы, если бит разрешения декодирования с вычитанием для вторичной шины в SDER установлен.

Мостовое устройство будет использовать синхронизацию декодирования с вычитанием (установление уровня сигнала DEVSEL# в пятом импульсе тактового сигнала после установления уровня FRAME#) для востребования двойных адресных циклов. Это позволяет другим исполнительным устройствам на вторичной шине PCI

востребовать двойные адресные циклы до мостового устройства.

Первичный интерфейс не будет передавать двойные адресные циклы.

Механизм хранения и передачи 32 битов старшего порядка 64-битового адреса является дополнением 32-битовых адресных регистров, связанных с каналом данных из вторичного интерфейса в первичный. Эти регистры будут хранить 32 бита старшего порядка 64-битового адреса, который передается во время второй адресной фазы двойного адресного цикла. К тому же, ведущий и подчиненный конечные автоматы должны быть способны поддерживать двойной адресный цикл и DAC команду.

Ответные действия на DAC циклы во вторичном интерфейсе могут быть модифицированы с помощью следующих битов регистров в пространстве конфигурации моста

бит разрешения ведущего устройства в первичном регистре команд (PCMD),

бит разрешения памяти в первичном регистре команд (PCMD).

Бит разрешения памяти в регистре PCMD должен быть установлен для того, чтобы разрешить мосту реагировать на любой вид цикла памяти - 32 или 64 бита. Бит разрешения ведущего устройства в PCMD должен быть установлен для того, чтобы разрешить первичному интерфейсу быть ведущим для PCI транзакций.

Работа моста

20

30

Мостовое устройство процессора Р2Р способно передавать все типы команд работы с памятью, ввода/вывода и конфигурации от одного PCI интерфейса к другому PCI интерфейсу. Таблица 1 определяет PCI команды, поддерживаемые или поддерживаемые мостовым **VCTDOЙCTBOM** PCI-PCI и его двумя PCI интерфейсами. PCI команды кодируются на линиях С/ВЕ[3:0]# на любом интерфейсе. Для предотвращения тупиковой ситуации из-за двух различных интерфейсов, мост предоставляет приоритет первичному интерфейсу, когда транзакции имеются одновременно обоих на интерфейсах.

PCI интерфейсы

P2P Мостовое устройство первичный РСІ интерфейс и вторичный РСІ интерфейс. Когда транзакции инициируются на первичной шине и востребуются мостом, первичный интерфейс служит в качестве PCI устройства-адресата, а вторичный интерфейс служит как инициирующее устройство для истинного PCI адресата на вторичной шине. Первичная шина является инициирующей шиной, а вторичная шина является шиной-адресатом. Последовательность является обратной для транзакций, инициированных на вторичной Интерфейсы определены ниже.

Первичный интерфейс

Первичный РСІ интерфейс 71 мостового устройства является интерфейсом, соединенным с младшей пронумерованной РСІ-шиной между двумя РСІ-шинами, которые соединяет мостом Р2Р устройство.

Первичный PCI интерфейс должен придерживаться определения ведущего и подчиненного PCI-устройства, которые определены в "Спецификации локальной шины PCI" и "Спецификации архитектуры

РСІ-моста".

Вторичный интерфейс

Вторичный РСІ интерфейс 73 мостового устройства является интерфейсом, соединенным со старшей пронумерованной РСІ-шиной между двумя РСІ-шинами, которые соединяет мостом Р2Р устройство.

Вторичный PCI интерфейс должен придерживаться определения PCI-ведущего и PCI-подчиненного устройства, которые определены в "Спецификации локальной шины PCI" и "Спецификации архитектуры PCI-моста".

Буферы пересылки

Мостовое устройство PCI-PCI имеет два буфера пересылки, которые используются для задержанных транзакций и пересылаемых транзакций. Передающий вниз буфер 77 является каналом данных от первичного интерфейса во вторичный интерфейс. Передающий вверх буфер 79 является каналом данных от вторичного интерфейса в первичный интерфейс. Фиг. 5 изображает два буфера пересылки между первичным и вторичным интерфейсами.

Передающий вниз буфер пересылки используется

пересланными сигналами записи от первичной шины,

задержанными запросами записи от первичной шины,

задержанными сигналами завершения считывания, возвращающимися во вторичную шину.

задержанными сигналами завершения записи, возвращающимися во вторичную шину.

Передающий вверх буфер пересылки используется

посланными сигналами записи от вторичной шины.

задержанными запросами записи от вторичной шины,

задержанными сигналами завершения считывания, возвращающимися в первичную шину.

задержанными сигналами завершения записи, возвращающимися в первичную шину.

Пересылка записи позволяет мосту достигать своей полной потенциальной пропускной способности, в то же время скрывая задержку, связанную с передачей через мост, и задержку, связанную с захватом шины-адресата. Два набора буферов пересылки могут быть использованы одновременно.

Организация буферов пересылки

0

Каждый буфер пересылки может хранить 64 байта данных, организованных в 16 элементов по 4 байта каждый (16 двойных слов DWORD). Каждый буфер может хранить

одну пересылаемую транзакцию записи объемом до 64 байт или

одну задержанную транзакцию завершения объемом до 64 байт, или

одну задержанную транзакцию записи объемом до 4 байт.

Связанным с каждым буфером пересылки является адресный регистр и набор тэговых битов и битов достоверности.

Мост также может сохранять один задержанный запрос считывания вне буфера пересылки.

Внутренняя адресация буферов пересылки является циклической, так что

когда транзакция поступает в пустой буфер, она должна быть немедленно передана вверх. Никакой PCI синхронизации не требуется для перемещения данных от одного элемента в буфере к другому.

Работа буфера пересылки

Оба буфера пересылки используются для того, чтобы помочь мосту достичь полной РСІ пропускной способности и скрыть задержку захвата РСІ шин для каждой транзакции, проходящей через мост. Бит блокировки пересылки в регистре EBCR должен быть очищен для разрешения буферам пересылать транзакции.

Природа буферов пересылки предусматривает одновременные операции от первичного во вторичный РСІ интерфейсы и от вторичного в первичный РСІ интерфейсы. Это означает, что транзакции, пересылаемые к противоположным интерфейсам, могут иметь место в обоих интерфейсах в одно и то же время. С момента инициирования транзакции к мосту интерфейс-адресат пытается получить статус обладания шиной-адресатом. Механизм, используемый для этого, является стандартным механизмом РСІ-арбитража, используемым в первичном и вторичном интерфейсах.

В начальном состоянии по умолчанию буферы пересылки должны быть отмечены как недействительные. Любое последующее событие сброса PCI очистит все буферы, отмечая их как недействительные.

Правила упорядочения транзакций

Так как мост может обрабатывать множество транзакций, ОН должен поддерживать правильный порядок во избежание тупиковых условий и для увеличения пропускной способности. Таблица 2 содержит правила упорядочения множества транзакций. Первая строка содержит транзакцию, которая принята. Первая колонка является транзакцией, которая только что захвачена. Таблица указывает, что новая транзакция может пропускать предыдущую принятую транзакцию (обозначенную как ДА), или новая транзакция может не пропускать предыдущую транзакцию (обозначенную как НЕТ), или новая транзакция не может быть принята (не принимается). Не принятые транзакции могут сопровождаться сигналом "Повтор" (Retry).

Определение регистров

Ниже описываются регистры конфигурации моста PCI-PCI. Пространство конфигурации состоит из 8, 16, 24 и 32-битовых регистров, организованных в соответствии с заданным форматом. Регистры конфигурации доступны через (команды) считывания и записи конфигурации типа 0 с первичной стороны моста и через локальные операции локального процессора.

Для каждого регистра, отличного от определенных "Спецификацией локальной шины РСІ" и "Спецификацией архитектуры моста РСІ-РСІ", описаны функциональные возможности, тип доступа (считывание/запись, считывание/очистка, только считывание) и условия установки в исходное состояние при сбросе. Как указано.

исходное состояние при сбросе. Как указано, требуется команда конфигурации типа 0 с первичной стороны с активным уровнем IDSEL или обращение отображенного в память локального процессора для считывания или записи в эти регистры.

30

Формат для регистров со смещениями до 3EH определены в "Спецификации архитектуры моста PCI-PCI", версии 1.0, и поэтому подробно не описываются регистры со смещениями более 3EH, имеющие реализацию, специфичную для процессора P2P.

Существует дополнительное требование для разрешения локальному процессору обращаться к пространству конфигурации моста. Некоторые регистры, которые имеют статус "только для считывания" из команд считывания и записи типа 0, могут быть перезаписываемыми с помощью локального процессора. Это дает возможность инициировать некоторые регистры конфигурации перед началом конфигурации PCI.

Локальный процессор считывает и записывает в пространство конфигурации моста как в отображенные в память регистры. Таблица 3 изображает регистры и связанное с ними смещение, используемые в команде конфигурирования РСІ, и их отображенные в память адреса в адресном пространстве локального процессора.

Установление уровня сигнала P_RST# с первичной стороны моста влияет на состояние большинства регистров, содержащихся в пространстве конфигурации моста. Если не указано противоположное, все биты и регистры будут возвращаться в свои заданные по умолчанию значения состояния при первичном сбросе. Исходное состояние выходного сигнала вторичного S_RST# не влияет на состояние регистров, если не указано явно.

Как отмечено выше, биты в регистре ID продавца через регистр управления мостом - ВСЯ придерживаются определениям в "Спецификации локальной шины РСІ" и поэтому не нуждаются в описании. Ниже приводится описание регистров, добавленных к "Спецификации локальной шины РСІ" для реализации моста РСІ-РСІ, согласно настоящему изобретению. Добавленные регистры начинаются с адреса со смещением 40H, как показано в таблице 3.

Регистр управления расширенными функциями моста - EBCR

刀

Ch

0

0

N

Регистр управления расширенными функциями моста используется для управления расширенными функциональными возможностями реализаций моста на основании "Спецификации архитектуры моста PCI-PCI". имеет биты разрешения/запрета расширенных функциональных возможностей моста (см. табл. 4а).

Первичный регистр состояния прерывания моста - PBISR

Первичный регистр состояния прерывания моста используется для оповещения локального процессора об источнике прерывания интерфейса первичного моста. К тому же, в этот регистр записывают информацию, чтобы очистить источник прерывания к устройству прерывания покальной шины.

Биты 4: 0 являются точной копией бита 8 и битов 14:11 (соответственно) первичного регистра состояния (эти биты

устанавливаются в одно и то же время аппаратным обеспечением, но должны быть очищены независимо). Условия, которые приводят к прерыванию первичного моста, очищаются посредством записи "1" в соответствующие биты этого регистра (см. табл. 4b).

Вторичный регистр прерывания моста - SBISR

Вторичный регистр состояния прерывания моста используется для оповещения локального процессора об источнике прерывания интерфейса вторичного моста. К тому же, в этот регистр записывают информацию, чтобы очистить источник прерывания для устройства прерывания процессора Р2Р. Все биты этого регистра имеют статус "только для чтения" со стороны РСІ и "считывание/очистка" со стороны локальной шины.

Биты 4: 0 являются точной копией бита 8 и битов 14:11 (соответственно) вторичного регистра состояния (эти биты устанавливаются в одно и то же время аппаратным обеспечением, но должны быть очищены независимо). Условия, которые приводят к прерыванию первичного моста, очищаются посредством записи "1" в соответствующие биты этого регистра (см. табл. 4с).

Вторичный регистр выбора IDSEL - SISR выбора Вторичный регистр управляет использованием S_AD [20:16] в преобразованиях типа 1 к типу 0 от первичного ко вторичному интерфейсу. При операции по умолчанию специальное кодирование на первичных адресах P_AD [15: 11] приводит к установлению одного бита на вторичной адресной шине S_AD [31: 16] во время преобразования типа 1 к типу 0. Это используется для установления уровня сигнала IDSEL на устройстве, адресуемом командой конфигурации типа 0. Этот регистр использование разрешает вторичных адресных битов S AD[20: конфигурирования приватных РСІ-устройств посредством установления вторичных адресных битов S_AD[20:16] в нули во время преобразований типа 1 к типу 0, несмотря на состояние первичных адресов Р AD [15:11] (номер устройства в команде конфигурации типа 1).

Если любой адресный бит в S_AD[20:16] должен быть использован для приватных вторичных РСІ-устройств, то локальный процессор должен гарантировать, что соответствующий бит в регистре SISR установлен прежде, чем главное устройство пытается сконфигурировать иерархические РСІ-шины (см. табл. 4d).

Вторичный регистр управления арбитражем SACR

Вторичный регистр управления арбитражем (SACR) используется для установки приоритета арбитража для каждого устройства, которое использует вторичную PCI шину. Запись значения установит арбитраж, в то время как считывание регистра возвратит запрограммированное значение. Каждому устройству задается 2-битовый приоритет. Приоритет приведен в таблице 4е.

*Регистр SACR также содержит бит разрешения арбитража вторичной шины для устройства арбитража вторичной шины. Когда этот бит очищен, арбитр вторичной шины

блокируется, и мост будет возбуждать S_REQ# на получение S_GNTO# и выбирать S_ GNT# по S_REQO#. Состояние по умолчанию должно быть для внутреннего устройства арбитража вторичной шины разрешено (бит разрешения арбитража вторичной шины установлен).

Регистр выбора маршрутизации прерывания PCI - PIRSR

Регистр выбора маршрутизации прерывания PCI описывается ниже со ссылкой на контроллер прерывания периферийных устройств и PCI (PPIC).

Вторичный базовый регистр ввода/вывода - SIOBR

во вторичном базовом регистре Биты ввода/вывода используются, когда вторичный PCI интерфейс разрешен для положительного кодирования. Вторичный базовый регистр ввода/вывода определяет нижний адрес (включительно) положительно декодированного адресного диапазона, который используется для определения, когда передавать транзакции ввода/вывода от вторичного интерфейса В первичный интерфейс моста. Он должен запрограммирован достоверным значением перед установлением вторичного регистра разрешения декодирования (SDER). Мост поддерживает только 16-битную адресацию, которая указана значением ОН в 4 младших значащих битах регистра. Старшие 4 бита программируют значением S_ AD [15:12] для нижней границы адресного диапазона. S AD[11:0] базового адреса всегда равны 000Н, выравнивая вторичный адресный диапазон ввода/вывода по границе 4 Кбайт.

Для целей декодирования адреса, мост предполагает, что S_AD[31:16], верхние 16 адресных битов адреса ввода/вывода равны нулю. Мост должен еще выполнять декодирование адреса полных 32 битов адреса в соответствии со "Спецификацией локальной шины РСІ" и проверять, что старшие 16 битов равны 0000Н.

Положительный вторичный адресный диапазон ввода/вывода (определенный SIOBR совместно с SIOLR) не подвергается воздействию в зависимости от состояния бита разрешения ISA в регистре управления мостом (BCR) (см. табл. 4f).

刀

Ch

0

0

N

Вторичный регистр границы ввода/вывода - SIOLR

Биты во вторичном регистре границы ввода/вывода используются, когда вторичный интерфейс разблокирован для положительного декодирования. Вторичный регистр границы ввода/вывода определяет старший адрес (включительно) положительно декодированного адресного диапазона, который используется для определения, когда транзакции ввода/вывода от передавать интерфейса вторичного В первичный интерфейс моста. Он должен запрограммирован достоверным значением, большим или равным значению в SIOBR, прежде, чем будут установлены бит разрешения пространства ввода/вывода в регистре команд моста и бит разрешения вторичного положительного декодирования ввода/вывода в регистре разрешения вторичного декодирования (SDER). Если значение в SIOBR больше, чем значение в SIOLR, то циклы ввода/вывода, переданные от вторичного в первичный интерфейс (положительно декодированные), являются неопределенными. Мост поддерживает только 16-битную адресацию, которая указана значением 0Н в 4 младших значащих битах регистра. Старшие 4 бита программируют S_AD [15:12] для верхней части адресного диапазона. S_AD [11:0] базового адреса всегда равны FFFH, задавая "зернистость" диапазона ввода/вывода, равную 4 Кбайт.

Для целей декодирования адреса, мост предполагает, что S_AD[31:16], верхние 16 адресных битов адреса ввода/вывода равны нулю. Мост должен еще выполнять декодирование адреса полных 32 битов адреса в соответствии со "Спецификацией локальной шины РСІ" и проверять, что старшие 16 битов равны 0000Н.

Вторичный адресный диапазон ввода/вывода (определенный SIOBR совместно с SIOLR) не модифицируется битом разрешения ISA регистра управления мостом (см. табл. 4g).

Вторичный базовый регистр памяти - SMBR

Биты во вторичном базовом регистре памяти используются, когда вторичный РСІ интерфейс моста разблокирован для положительного кодирования адреса. Они также используются для определения приватного адресного пространства вторичной РСІ шине, если бит разрешения первичного адресного пространства регистре SDER установлен. Вторичный базовый регистр памяти определяет нижний адрес (включительно) отображенного память адресного диапазона, который используется для определения, когда передавать транзакции из вторичного в первичный интерфейс. Вторичный базовый регистр памяти должен быть запрограммирован достоверным значением перед тем, как будет установлен бит разрешения положительного декодирования вторичной памяти в регистре SDER. Старшие 12 бит соответствуют S AD[31:20] 32-битовых адресов. С целью декодирования адреса мост предполагает, что S AD [19:0], младшие 20 адресных битов базового адреса памяти равны нулю. Это означает, что нижняя часть определенного адресного диапазона будет выровнена по границе 1 Мбайт (см. табл. 4h).

Вторичный регистр границы памяти -SMLR

Биты во вторичном регистре границы памяти используются, когда вторичный интерфейс мостового vстройства. разблокирован положительного для декодирования Вторичный регистр границы памяти определяет старший адрес (включительно) отображенного в память адресного диапазона, который используется для определения, когда передавать транзакции из вторичного интерфейса в первичный интерфейс. Вторичный регистр должен быть границы памяти запрограммирован значением, большим или равным значению в SMBR прежде, чем будут установлены бит разрешения пространства памяти и бит разрешения вторичного положительного декодирования памяти. Если значение в SMLR не больше или равно значению в SMBR, когда установлены бит разрешения пространства памяти и бит разрешения вторичной памяти, то положительно декодированные транзакции

20

памяти от вторичного в первичный интерфейс будут неопределенными. Старшие 12 битов соответствуют S_AD [31:20] при 32-битовой адресации. Для целей декодирования адреса, мост предполагает, что S_AD [19:0], младшие 20 адресных битов базового адреса вторичной памяти равны FFFFFH. Это определяет "зернистость" адресного диапазона памяти, равную 1 Мбайт (см. табл. 4i)

Вторичный регистр разрешения декодирования - SDER

Вторичный регистр разрешения декодирования используется для управления функциями декодирования адреса на PCI интерфейсе вторичном мостового устройства. Бит разрешения вторичного декодирования положительного ввода/вывода, когда установлен, принуждает декодировать и MOCT востребовать транзакции В адресном диапазоне, определенном парой адресных регистров SIOBR/SIOLR, и передавать их через мостовое устройство. Бит разрешения вторичного положительного декодирования памяти выполняет ту же функцию, что и бит разрешения вторичного положительного декодирования ввода/вывода, но работает с SMBR/SMLR. адресным диапазоном Установка любого из этих битов блокирует все операции обратного декодирования на вторичном интерфейсе.

разрешения Бит вторичного декодирования С вычитанием предусматривает мостовое декодирование с вычитанием на вторичном интерфейсе для поддержания мостов расширения стандартной шины на первичном интерфейсе. Этот бит только разрешает декодирование с вычитанием на вторичном интерфейсе, если установлены или бит разрешения вторичного положительного декодирования ввода/вывода бит разрешения вторичного положительного декодирования памяти.

Бит разрешения пространства приватной памяти разрешает создавать приватное пространство памяти на вторичной РСІ шине. Этот бит используется совместно с регистрами SMBR/SMLR. Если этот бит установлен, то транзакции с адресами в адресном диапазоне, определяемом SMBR/SMLR, мостом игнорируются (см. табл. 4i).

Устройство преобразования адресов Ниже следует описание устройства, которое располагается между первичной и вторичной РСІ шинами и локальной шиной. Описываются режимы работы, установка и реализация интерфейса.

Обзор

刀

Ö

0

0

റ

N

Процессор P2P предоставляет интерфейс между PCI шиной и локальной шиной. Этот устройства интерфейс содержит два преобразования адресов (ATU) 43a/43b и устройство 45 передачи сообщений. Устройства ATU поддерживают как входящее, так и выходящее преобразование адресов. Первое устройство преобразования адресов называют первичным ATU 43a. обеспечивает прямой доступ между первичной РСI шиной и локальной шиной. Второе устройство преобразования адресов, называемое вторичным ATU обеспечивает прямой доступ между вторичной PCI шиной и локальной шиной.

Использование двух устройств ATU, таким образом, обеспечивает значительные преимущества перед известными способами.

Во время входящих транзакций ATU преобразует PCI адреса (инициированные "хозяином" PCI-шины) в адреса локального процессора и инициирует передачу данных по локального шине. Во время выходящих транзакций ATU преобразует адреса локального процессора в адреса PCI и инициирует передачу данных на соответствующую PCI шину.

Оба устройства преобразования адресов и устройство передачи сообщений выглядят как одно PCI-устройство на первичной PCI-шине. Эти устройства совместно являются второй PCI- функцией в многофункциональном процессоре P2P. Блок-схема устройства ATU и устройства передачи сообщений изображена на фиг. 6.

Функциональные возможности устройств ATU и устройства передачи сообщений описываются ниже. Все изображенные устройства имеют интерфейс в виде отображенных в память регистров, который является видимым или со стороны PCI-интерфейса 91, интерфейса 93 локальной шины или обоих.

Поток данных ATU

Первичное устройство ATU и вторичное устройство ATÚ поддерживают транзакции в обоих направлениях через P2P процессор. Первичное ATU позволяет ведущим PCI-устройствам на первичной PCI-шине инициировать транзакции к локальной шине и позволяет локальному процессору инициировать транзакции к первичной PCI-шине. Вторичное ATU выполняет ту же функцию, но на вторичной РСІ-шине и для ведущих устройств вторичной РСІ-шины. Транзакции, инициированные на РСІ-шине и локальную адресованные на называются входящими транзакциями, а транзакции, инициированные на локальной и адресованные на PCI-шину, называются выходящими транзакциями.

Преобразование адресов ATU Устройства ATU реализуют схему обработки адресов способом окна для определения, какие адреса востребовать и передавать на соответствующую шину.

Первичное ATU содержит канал данных между первичной РСІ-шиной и локальной шиной. Подсоединение первичного ATU таким образом дает возможность передачи данных без требования каких-либо ресурсов на вторичной PCI-шине. Вторичное ATU содержит канал данных между вторичной PCI-шиной и локальной шиной. Вторичное ATU позволяет ведущим устройствам PCI-шины вторичной непосредственно обращаться к локальной шине и памяти. Эти транзакции инициируются "хозяином" вторичной шины и не требуют какой-либо полосы частот на первичной РСІ-шине.

Устройствам ATU разрешено распознавание и генерирование множества типов PCI-циклов. Таблица 5 показывает PCI-команды, поддерживаемые и входящим и выходящим устройствами ATU. Тип операции, видимый входящими устройствами ATU, определяется ведущим PCI-устройством (или на первичной или на вторичной шине), которое инициирует транзакцию. Востребование входящей транзакции зависит

от адреса, находящегося в программируемом окне входящей транзакции. Тип транзакции, используемый выходящими устройствами ATU, определяется локальным адресом и фиксированной выходной схемой обработки способом окна.

Оба устройства ATU поддерживают 64-битовое расширение адресации, определенное спецификацией локальной PCI-шины. Это 64- битовое расширение адресации является только для выходящих транзакций данных (т.е. передач данных, инициированных локальным процессором).

Преобразование входящих адресов

Устройства АТU обеспечивают механизм, который позволяет "хозяевам" РСІ-шины непосредственно адресовать локальную шину. Эти "хозяева" РСІ-шины могут считывать или записывать отображенные в память регистры процессора Р2Р или пространство локальной памяти. Транзакции, когда "хозяева" РСІ-шины обращаются к локальной шине, называются входящими транзакциями.

Входная транзакция включает два этапа.

1. Определение адреса.

Определение, находится ли 32-битовый PCI-адрес в адресном окне, определенном для входного ATU (первичного или вторичного).

Востребование PCI-транзакции с быстрой синхронизацией DEVSEL#.

2. Преобразование адреса.

Преобразование 32-битового PCI-адреса в 32-битовый локальный адрес.

Первичное ATU использует следующие регистры при преобразовании входящего адреса:

первичный базовый адресный регистр входного ATU,

первичный регистр границ входного ATU, первичный регистр значения преобразования входного ATU.

Вторичное ATU использует следующие регистры при преобразовании входного адреса:

вторичный базовый адресный регистр входного ATU,

вторичный регистр границ входного ATU, вторичный регистр значения преобразования входного ATU.

Посредством преобразования первичные входящие адреса ATU становятся первичными PCI-адресами, а вторичные входящие адреса ATU становятся вторичными PCI-адресами. В случае,

когда адрес может востребоваться и ATU и мостом, PCI-интерфейс входного ATU будет первичным.

Определение входящего адреса происходит из 32-битового РСІ-адреса, регистра базового адреса и регистра границы. Алгоритм определения является следующим:

0

N

if (PCI-адрес & регистр границ == базовый регистр) then PCI адрес является востребованным входным ATU

Над входящим 32-битовым PCI-адресом производится поразрядная операция логического "И" со связанным входным регистром границы. Если результат совпадает с содержимым базового регистра, то входящий PCI-адрес является определенным в качестве попадающего во входящее окно преобразования и является востребованным устройством ATU.

Когда транзакция востребована, то адрес в IAQ должен быть преобразован из 32-битового PCI-адреса в 32-битовый адрес локального процессора. Алгоритм такого преобразования следующий:

Локальный адрес = (PCI-адрес &~регистр границ)|регистр значения

Над входящим 32-битовым PCI-адресом сначала производится поразрядная операция "N" логического С поразрядными инвертированными значениями регистра границы. Над этим результатом затем производится поразрядная операция логического "ИЛИ" с регистром значения, а результатом является локальный адрес. Этот механизм преобразования используется для всех входящих команд считывания и записи в память, исключая входящие команды считывания и записи конфигурации. Совпадение множества PCI-адресов при обращении к одному и тому же физическому покальному адресу может предотвращено посредством регистра программирования входного значения на границах, совпадающих со связанным регистром границы, но это осуществляется только посредством программирования прикладных задач.

Преобразование выходящего адреса к предоставлению дополнение входного преобразования, механизма устройства ATU обеспечивают аппаратное обеспечение. необходимое преобразования циклов, инициированных локальным процессором, к РСІ-шине. Это известно как преобразование выходящего адреса. Выходящие транзакции являются процессорными командами считывания или записи, адресованными одной из PCI-шин (первичной или вторичной). Интерфейс подчиненной локальной шины ATU будет востребовать цикл шины локального процессора и завершать цикл на РСІ-шине от имени локального процессора. Первичное и вторичное устройства ATU поддерживают два различных выходящего режима

преобразования окна преобразования адреса,

окно прямой адресации.

Устройство преобразования расширенной памяти ROM

Первичное входное ATU поддерживает один адресный диапазон (определенный парой регистров - базовый/границ), используемый для содержащейся расширенной памяти ROM. "Спецификация локальной шины PCI" указывает подробное описание форматов расширенной памяти ROM и ее использование.

Код инициализации от расширенной памяти ROM должен быть выполнен однажды главным процессором во время включения питания для инициализации соответствующего устройства. Код должен быть отброшен после его выполнения.

Входное первичное ATU будет поддерживать входное окно расширенной памяти ROM, которое работает как входное окно преобразования. Операция считывания из окон расширенной памяти ROM должна быть передана на локальную шину и в контроллер памяти. Алгоритм преобразования адреса является таким же, как и при входном преобразовании. Поддерживаются две различные ширины

(режима) ROM: 8 бит и 32 бита. Бит режима расширенной памяти ROM регистра ATUCR должен быть запрограммирован программным обеспечением для отражения физической конфигурации расширенной памяти ROM. Этот бит определяет, как ATU обращается к расширенной памяти ROM (см. ниже).

Входящее ATU выполняет следующие функции

первичное ATU определяет "попадание" в окно расширенной памяти ROM.

первичное ATU преобразует адрес (в IAQ), используя регистры ERTVR и ERLR,

для согласования с 8-битовым устройством, входное АТU выполняет четыре отдельных операции считывания на локальной шине для возвращения одного 32-битного значения на первичную PCI-шину. Каждое считывание будет состоять из 8-битного цикла с сигналом разрешения байта BE1:0#, используемым в качестве адреса байта. Каждое считывание возвращает один байт данных для аппаратного обеспечения формирования пакета (на шине AD7:0 шириной в байт), находящейся в первичном ATU

Контроллер памяти P2P выполняет одно считывание в ответ на каждый запрос локальной шины от первичного ATU. Так как обращение происходит 8-битного устройства, то контроллер памяти будет выполнять 8-битовое считывание с 8-битовым циклом. Контроллер памяти будет возвращать данные на соответствующей шине шириной в байт (основанной на сигнале разрешения байта).

Аппаратное обеспечение формирования пакета в ATU будет возвращать целиком 32-битовое слово (от задержанной транзакции считывания) в первичную PCI-шину, когда ее 4 цикла завершены и исполнены. Аппаратное обеспечение формирования пакета ответственно за обеспечение присутствия байтов на правильной шине.

Если первичная PCI-шина требует менее 4 байтов, то первичное ATU соответственно согласует количество считанных байтов. Любые обращения, которые не являются выровненными локальной шиной, приводят к считыванию до выравнивания по границе.

Определение регистров

刀

Ch

0

0

N

Каждое РСІ-устройство реализует свое адресное собственное отдельное пространство конфигурации регистры конфигурации. "Спецификация локальной шины РСІ", версия 2.1, требует, чтобы пространство конфигурации имело длину 256 байтами, байт С первыми 64 придерживающимися заданного формата заголовка.

И первичное и вторичное устройства АТU программируются командами конфигурации типа 0 на первичном интерфейсе. Программирование вторичного АТU возможно посредством вторичных входных циклов конфигурации. Пространство конфигурации АТU и устройства передачи сообщений является функцией номер 1 многофункционального РСІ-устройства процессора Р2Р.

Вне требуемого 64-байтного формата заголовка пространство конфигурации АТU и устройства передачи сообщений реализует расширенное регистровое пространство в поддержке функциональных возможностей устройств. "Спецификация локальной шины

PCI" содержит подробное описание программирования и доступа к регистровому пространству конфигурации.

Пространство конфигурации состоит из 8, 16, 24 и 32 битовых регистров, имеющих заданный формат. Таблица 6 объединяет все регистры одного адресного пространства конфигурации РСІ-функции.

Каждый регистр описывается по своим функциональным возможностям, типу доступа (считывание/запись, считывание/очистка, только считывание) и условие установки в исходное состояние по умолчанию. Номер РСІ-регистра для каждого регистра приводится в Таблице 6. Как указано, команда конфигурации типа 0 на первичной или вторичной шине с активным IDSEL или обращению к отображенному в память локальному процессору требует считывания или записи в эти регистры.

Биты регистров производителя ATU до регистра максимальной задержки ATU соответствует определениям "Спецификации локальной шины PCI" и поэтому ниже не описывается.

Регистр границы первичного входного ATU - PIALR

Преобразование первичного входящего адреса имеет место для передач данных от PCI-шины (исходящих от первичной локальной PCI-шины) шине. К Блок адреса преобразует преобразования PCI-адреса в адрес локального процессора. Все передачи данных преобразуются непосредственно, таким образом, "хозяин" шины, инициирующий передачи данных, может разбивать невыровненные передачи во множество передач данных. Байт разрешения может указывать, какие каналы данных являются достоверными.

Первичный входной базовый адрес преобразования специфицирован в "регистре базового адреса первичного входного АТU-РІАВАR". При определении требований размера блока первичный регистр границы преобразования обеспечивает требования размера блока для первичного регистра базового адреса. Оставшиеся регистры, используемые для выполнения преобразования адреса, описаны ниже в разделе "Преобразование входного адреса".

значение

регистре значения локального процессора должно быть естественно выровнено с запрограммированным значением, находящимся в регистре базового адреса. Регистр границы должен использоваться в качестве маски, таким образом младшие адресные биты, запрограммированные в регистре значения локального процессора, должны быть недостоверными.

Запрограммированное

Спецификация локальной шины PCI содержит дополнительную информацию о программировании регистров базового адреса (см. табл. 7а).

Регистр значения преобразования первичного входного ATU - PIATVR

Регистр значения преобразования первичного входного ATU (PIATVR) содержит локальный адрес, используемый для преобразования адресов первичной РСІ-шины. Преобразованные адреса будут направлены на локальную шину как результат преобразования адреса первичного входного ATU (см. табл. 7b).

Регистр базового адреса вторичного входного ATU - SIABAR

Регистр базового адреса вторичного входного ATU (SIABAR) определяет блок адресов памяти, где начинается окно преобразования вторичного входного ATU. Входное ATU будет декодировать и передавать запрос шины на локальную шину преобразованным адресом отображения в локальную память. SIABAR определяет базовый адрес и описывает размер блока необходимой памяти. Влияние на регистр базового адреса заключается в том, что когда значение FFFF. FFFFH записывается в SIABAR, то следующая операция считывания возвратит данные из регистра границы первичного входного ATU (SIALR), a не SIABAR.

Запрограммированное значение в регистре базового адреса должно совпадать с требованиями программирования РСІ для выращивания адреса. Спецификация локальной шины РСІ содержит дополнительную информацию по программированию регистров базовой памяти (см. табл. 7с).

Регистр границы вторичного входного ATU - SIALR

Преобразование вторичного входного адреса имеет место для передач данных, имеющих место из вторичной шины PCI на локальную шину. Блок преобразования адреса преобразует PCI-адреса в адреса локального процессора. Все передачи данных являются непосредственно преобразованными, таким образом, ведущее устройство шины, инициирующее передачу данных, разбивает невыровненные передачи на множество передач данных. Байт дает возможность указать, какие каналы данных являются достоверными.

При определении требований размера блока вторичный регистр границы предоставляет требования к размеру блока для вторичного регистра базового адреса. Оставшиеся регистры, используемые для выполнения преобразования адреса, описаны ниже в разделе "Преобразование входящего адреса".

刀

Ch

0

N

Запрограммированное значение в регистре значения локального процессора должно быть естественно выровнено с запрограммированным значением, находящимся в регистре базового адреса. Регистр границы должен использоваться в качестве маски, таким образом, младшие адресные биты, запрограммированные в регистре значения локального процессора, должны быть недостоверными (см. табл. 7d).

Регистр значения преобразования вторичного входного ATU - SIATVR

Регистр значения преобразования вторичного входного ATU (SIATVR) содержит локальный адрес, используемый для преобразования адресов вторичной PCI-шины в локальные адреса. Этот адрес должен быть направлен на локальную шину как результат преобразования адреса вторичного входного ATU (см. табл. 7e).

Первичный выходной регистр значения окна памяти - POMWVR

Первичный выходной регистр значения окна памяти (POMWVR) содержит первичный PCI-адрес, используемый для преобразования локальных адресов для

выходных транзакций. Этот адрес будет направляться на первичную PCI-шину в качестве результата преобразования адреса первичного выходного ATU.

Окно 0 первичной памяти располагается, начиная с адреса локального процессора 8000.000Н до 807F.FFFFH с фиксированной длиной 8 Мбайт (см. табл. 7f).

Первичный выходной регистр значения окна ввода/вывода - POIOWVR

Первичный выходной регистр значения окна ввода/вывода (POIOWVR) содержит адрес считывания или записи для ввода/вывода на первичной PCI, который ATU будет преобразовывать для обращения к локальной шине.

Окно для первичного ввода/вывода располагается, начиная с локального адреса 8200.000H до 8200.FFFFH с фиксированной длиной 64 Кбайт (см. табл. 7g).

Первичный выходной регистр значения окна DAC - PODWVR

Первичный выходной регистр значения окна DAC (PODWVR) содержит адрес DAC первичной PCI, используемый для преобразования локального адреса. Этот адрес должен быть направлен на первичную PCI-шину в качестве результата преобразования адреса первичного выходного ATU. Этот регистр используется совместно с первичным регистром верхних битов 64-битного DAC.

Первичное окно DAC располагается, начиная с локального адреса 8080.000Н до 80FF.FFFFH с фиксированной длиной 8 Мбайт (см. табл. 7h).

Первичный выходной регистр верхних битов 64-битного DAC - POUDR

Первичный выходной регистр верхних битов 64-битного DAC (POUDR) определяет верхние 32 бита адреса, используемого в двойном адресном цикле. Это дает возможность первичному выходному ATU непосредственно адресовать память в любом месте 64-битового адресного пространства в главном устройстве (см. табл. 7i).

Вторичный выходной регистр значения окна памяти - SOMWVR

Вторичный выходной регистр значения окна памяти (SOMWVR) содержит вторичный PCI-адрес, используемый для преобразования локальных адресов для выходящих транзакций. Этот адрес должен быть направлен на первичную PCI-шину в качестве результата преобразования адреса вторичного выходного ATU.

Окно 0 вторичной памяти располагается, начиная с адреса локального процессора 8100.000Н до 817F. FFFFH с фиксированной длиной 8 Мбайт (см. табл. 7j).

Вторичный выходной регистр значения окна ввода/вывода - SOIOWVR

Вторичный выходной регистр значения окна ввода/вывода (SOIOWVR) содержит вторичный PCI адрес ввода/вывода, используемый для преобразования локальных адресов. Этот адрес должен быть направлен на первичную PCI-шину в качестве результата вторичного выходного преобразования адреса ATU.

Если бит режима загрузки вторичной PCI в регистре ATUCR установлен, то этот регистр используется для преобразования локальных адресов, которые определяют доступ к области с адресами FE00.0000H -

FFFF.FFFFH. Если этот бит очищен, то этот регистр используется для преобразования локальных адресов, которые определяют доступ к вторичному окну ввода/вывода 8201.0000H - 8201.FFFFH.

Окно вторичного ввода/вывода располагается, начиная с локального адреса 8201.000H до 8201. FFFFH с фиксированной длиной 64 Кбайт (см. табл. 7k).

Регистр границы расширенной памяти ROM - ERLR

Регистр границы расширенной памяти ROM (ERLR) определяет размер блока адресов, который первичное ATU будет определять как адресное пространство расширенной памяти ROM. Размер блока программируется посредством записи значения в ERLR из локального процессора. Возможный диапазон программируемых значений находится в пределах от 2 Кбайт (FFFF.F800H) до 16 Мбайт (FF00.0000H) (см. табл. 71).

Регистр значения преобразования расширенной памяти ROM - ERTVR

Регистр значения преобразования расширенной памяти ROM (ERTVR) содержит локальный адрес, который первичное ATU будет преобразовывать для обращения первичной PCI-шины. Этот адрес должен быть направлен на локальную шину в качестве результата преобразования адреса расширенной памяти ROM (см. табл. 7m).

Регистр конфигурации ATU -ATUCR

Регистр конфигурации ATU содержит биты управления для разрешения и запрета прерываний, генерируемых регистрами "дверного колокольчика". Этот регистр также управляет преобразованием выходящих адресов от первичного и вторичного выходных устройств преобразования и содержит бит определения ширины (разрядности) расширенной памяти ROM (см. табл. 7n).

Регистр состояния прерывания первичного ATU - PATUISR

刀

Ch

0

0

റ

N

Регистр состояния прерывания первичного ATU используется для сообщения локальному процессору об источнике прерывания первичного ATU или "дверного колокольчика". К тому же, в этот регистр записывают информацию для очистки источника прерывания для прерывания к устройству прерывания процессора P2P. Все биты в этом регистре имеют статус "только для чтения" с PCI и "считывание/очистка" со стороны локальной шины.

Биты 4: 0 являются точной копией бита 8 и битов 14:11 (соответственно) регистра состояния первичного ATU (эти биты устанавливаются в то же самое время аппаратным обеспечением, но должны быть очищены независимо). Биты устанавливаются сигналом ошибки. связанным с контроллером памяти. Бит 8 предназначен для BIST программного обеспечения, а биты 10:9 предназначен для устройства передачи сообщений. Условия, которые приводят к прерыванию первичного прерывания ATU или "дверного колокольчика", очищаются посредством записи "1" в соответствующие биты этого регистра (см. табл. 7о).

Регистр состояния прерывания вторичного ATU - SATUISR

Регистр состояния прерывания первичного

АТU используется для сообщения локальному процессору об источнике прерывания первичного АТU. К тому же, в этот регистр записывают информацию для очистки источника прерывания к устройству прерывания процессора Р2Р. Все биты в этом регистре имеют статус "только для чтения" со стороны РСІ и "считывание/очистка" со стороны локальной шины.

Условия, которые приводят к прерыванию вторичного ATU, очищаются посредством записи "1" в соответствующие биты этого регистра (см. табл. 7р).

Регистр команд вторичного ATU -SATUCMD

Биты в регистре команд вторичного ATU придерживаются определений в "Спецификации локальной шины PCI" и в большинстве случаев влияют на поведение устройства на вторичной шине PCI (см. табл. 7q).

Вторичный выходной регистр значения окна PAC - SODWVR

Вторичный выходной регистр значения окна DAC (SODWVR) содержит DAC адрес вторичной PCI, используемый для преобразования локального адреса. Этот адрес должен направляться на вторичную PCI-шину в качестве результата преобразования адреса вторичного выходного ATU. Этот регистр используется совместно с вторичным выходным регистром верхних битов 64-битового DAC.

Вторичное DAC окно располагается, начиная с локального адреса процессора 8180.000Н до 81FF.FFFFH с фиксированной длиной 8 Мбайт (см. табл. 7r).

Вторичный выходной регистр верхних битов 64-битового DAC - SOUDR

Вторичный выходной регистр верхних битов 64-битового DAC (SOUDR) определяет верхние 32 бита адреса, используемого в течение двойного адресного цикла. Это дает возможность вторичному выходному ATU непосредственно адресовать в любом месте 64-битового главного адресного пространства (см. табл. 7s).

` Первичный выходной адресный регистр цикла конфигурации POCCAR

Первичный выходной адресный регистр цикла конфигурации используется для 32-битного хранения адреса PCI-конфигурации. Локальный процессор записывает адрес циклов PCI-конфигурации, который затем дает возможность записи и считывания первичной выходной конфигурации. Локальный процессор затем выполняет операцию считывания или записи в Первичный выходной адресный регистр цикла конфигурации данных инициирования цикла конфигурации на первичной РСІ-шине (см. табл. 7s').

Вторичный выходной регистр цикла конфигурации - SOCCAR

Вторичный выходной адресный регистр цикла конфигурации используется для хранения 32-битного адреса для цикла РСІ-конфигурации. Локальный процессор записывает адрес цикла РСІ-конфигурации, который затем дает возможность записи и считывания вторичной выходной конфигурации. Локальный процессор затем выполняет операцию считывания или записи во вторичный выходной адресный регистр данных цикла конфигурации для

инициирования цикла конфигурации на вторичной PCI-шине (см. табл. 7u).

Первичный выходной регистр данных цикла конфигурации POCCDR

Первичный выходной регистр данных цикла конфигурации используется для инициирования считывания или записи конфигурации на первичной РСІ-шине. Регистр является логическим, а не физическим означая что существует адрес а

физическим, означая, что существует адрес, а не регистр. Локальный процессор будет считывать записывать или адрес отображенных в память регистров данных для инициирования цикла конфигурации на PCI шине с адресом, находящимся в POCCAR. конфигурации данные записи захватываются с локальной шины и передаются непосредственно в ATU ODQ. Для считывания данные возвращаются прямо из ATU ODQ в локальный процессор и реально никогда не вводятся в регистр

POCCAR пригоден для использования только из адресного пространства локального процессора и проявляется как зарезервированное значение в пространстве конфигурации ATU.

данных (который физически не существует).

Вторичный выходной регистр данных цикла конфигурации - SOCCDR

Вторичный выходной регистр данных цикла конфигурации используется для инициирования считывания или записи конфигурации на вторичной РСІ-шине. Регистр является логическим, а не физическим, означая, что существует адрес, а не регистр. Локальный процессор будет или записывать считывать адреса отображенных в память регистров данных для инициирования цикла конфигурации на PCI шине с адресом, находящимся в SOCCAR. Для записи конфигурации данные захватываются с локальной шины и передаются непосредственно в ATU ODQ. Для операции считывания данные возвращаются прямо из ATU ODQ в локальный процессор и реально никогда не вводятся в регистр данных (который физически не существует).

SOCCAR пригоден для использования только из адресного пространства локального процессора и проявляется как зарезервированное значение в пространстве конфигурации ATU.

Устройство передачи сообщений

Ниже следует описание устройства передачи сообщений процессора P2P. Устройство передачи сообщений тесно связано с устройством преобразования первичного адреса (PATU), описанного выше.

Обзор

刀

Ch

0

N

Устройство передачи сообщений обеспечивает механизм для данных, которые должны быть переданы между системой РСІ и локальным процессором и оповещения соответствующей системы о поступлениях новых данных через прерывание. Устройство передачи сообщений может быть использовано для посылки и приема сообщений.

Устройство передачи сообщений имеет пять различных механизмов передачи сообщений. Каждый позволяет главному процессору или внешнему исполнительному PCI-устройству и процессору P2P обмениваться посредством передачи

сообщений и формирования прерывания. Этими пятью механизмами являются

регистры сообщений,

регистры "дверного колокольчика",

циклические очереди,

индексные регистры,

регистры APIC.

5

Регистры сообщений позволяют процессору P2P и внешним исполнительным PCI-устройствам обмениваться посредством передачи сообщений в один из четырех 32-битовых регистров сообщений. В этом контексте сообщением является любое 32-битовое значение. Регистры сообщений объединяют аспекты регистров электронной почты и регистров "дверного колокольчика". Операции записи в регистры сообщений необязательно могут вызывать прерывания.

Регистры "дверного колокольчика" позволяют процессору P2P устанавливать уровень сигналов PCI-прерывания и позволяют внешним исполнительным PCI-устройствам формировать прерывание к локальному процессору.

Циклические очереди поддерживают схему передачи сообщений, которая использует 4 циклических очереди.

Индексные регистры поддерживают схему передачи сообщений, которая использует часть локальной памяти процессора Р2Р для реализации большого набора регистров сообщений.

Регистры APIC поддерживают интерфейсное устройство шины APIC посредством предоставления внешнего PCI-интерфейса для обращающихся регистров APIC.

Теория работы

Устройство передачи сообщений имеет 5 пять уникальных механизмов передачи сообшений.

Регистры сообщений аналогичны объединению электронной почты и регистров "дверного колокольчика".

Регистры "дверного колокольчика" поддерживают и аппаратные и программные прерывания. Регистры "дверного колокольчика" имеют две цели

формируют прерывание при записи, поддерживают состояние прерывания формируемых другими механизмами передачи сообщений.

Устройство передачи сообщений использует первые 4 Кбайт первичного входного окна преобразования в первичном устройстве преобразования адреса (PATU). Адрес первичного входного окна преобразования находится в регистре базового адреса первичного входного ATU.

Таблица 8 представляет собой обзор пяти механизмов передачи сообщений в устройстве передачи сообщений.

Регистры сообщений

Сообщения могут быть посланы и приняты P2P процессором посредством использования регистров сообщений. При записи регистры сообщений могут вызывать прерывания, которые должны быть сформированы к локальному процессору или сигналам прерывания PCI. Входящие сообщения пересылаются главным процессором принимаются и процессором. Выходные сообщения посылаются процессором Р2Р и принимаются главным процессором.

55

Состояние прерывания для выходящих сообщений записывается в выходной регистр "дверного колокольчика". Состояние прерывания для входящих сообщений записывается во входной регистр "дверного колокольчика".

Выходящие сообщения

Когда в регистр выходящего сообщения записывается информация локальным процессором, то прерывание может быть сформировано на линиях прерывания Р_INTA#, P_INTB#, P_INTC# или P_INTD#. Какая из линий прерывания используется, определяется значением регистра линии прерывания ATU.

Прерывание РСІ записывается в выходной регистр "дверного колокольчика". Прерывание вызывает выходящее сообщение, которое должно быть установлено в выходном регистре "дверного колокольчика". Им является бит считывания/очистки, который устанавливается аппаратным обеспечением устройства передачи сообщений и очищается программным обеспечением.

Прерывание очищается, когда внешнее исполнительное PCI-устройство записывает значение 1 бит выходящего сообщения в регистре выходного "дверного колокольчика" для очистки этого бита.

Входящие сообщения

刀

Ch

0

N

Когда в регистр входящего сообщения происходит запись внешним исполнительным РСІ-устройством, прерывание может быть сформировано к локальному процессору. Прерывание может быть замаскировано битами маски во входящем регистре маскирования "дверного колокольчика".

Прерывание локального процессора записывается во входной регистр "дверного колокольчика". Прерывание вызывает установку бита входящего сообщения во входном регистре "дверного колокольчика". Им является бит считывания/очистки, который устанавливается аппаратным обеспечением устройства передачи сообщений и очищается программным обеспечением.

Прерывание очищается, когда локальный процессор записывает значение 1 в бит прерывания входящего сообщения во входном регистре "дверного колокольчика".

Регистры "дверного колокольчика"

Существует два регистра "дверного колокольчика" входной регистр "дверного колокольчика" и выходной регистр "дверного колокольчика". Входной регистр "дверного колокольчика" позволяет внешнему исполнительному PCI-устройству формировать прерывание к локальному процессору. Выходной регистр "дверного колокольчика" позволяет локальному процессору формировать РСІ-прерывание. регистра хранят объединение прерывания, сформированного аппаратным обеспечением, И прерывания, сформированного программным обеспечением. Они содержат состояние прерывания от других механизмов устройства передачи сообщений, и они также позволяют программному обеспечению устанавливать отдельные биты для вызывания прерывания.

Выходные регистры "дверного колокольчика"

Когда во входной регистр "дверного колокольчика" информацию записывает локальный процессор, то прерывание может

быть сформировано на линиях прерывания Р_INTA#, Р_INTB#, Р_INTC# или Р_INTD#. Прерывание формируется, если любой из битов в регистре "дверного колокольчика" записан равным значению 1. Запись значения 0 в любой из битов не изменяет значение этого бита и не вызывает формирование прерывания. Когда бит установлен в выходном регистре "дверного колокольчика", он не может быть очищен локальным процессором.

Какая из линий прерывания используется, определяется значением регистров линии прерывания ATU.

Прерывание может быть замаскировано битами маски в регистре маски выходного "дверного колокольчика". Если бит маски установлен для конкретного бита, никакое прерывание не формируется для этого бита. Регистр маски выходного "дверного колокольчика" вызывает только формирование прерывания и никакое значение не записывается в регистр выходного "дверного колокольчика".

Прерывание очищается, когда внешнее исполнительное PCI-устройство записывает значение 1 в биты выходного регистра "дверного колокольчика", которые устанавливаются. Запись значения 0 в любой бит не изменяет значения этого бита и не очищает прерывание.

В общем, локальный процессор прерывание формирует посредством установки битов в выходном регистре внешнее колокольчика" "дверного исполнительное PCI-устройство очищает прерывание также с помощью установки битов в том же самом регистре.

Входные регистры "дверного колокольчика"

Когда во входной регистр "дверного колокольчика" записывается информация внешним исполнительным PCI-устройством, то прерывание может быть сформировано к локальному процессору. Прерывание формируется, если любой из битов в регистре "дверного колокольчика" записан равным значению 1. Запись значения 0 в любой из битов не изменяет значение этого бита и не вызывает формирование прерывания. Когда бит установлен в выходном регистре "дверного колокольчика", он не может быть очищен любым внешним исполнительным PCI-устройством.

Прерывание может быть замаскировано битами маски в регистре маски входного "дверного колокольчика". Если бит маски установлен для конкретного бита, никакое прерывание не формируется для этого бита. Регистр маски входного "дверного колокольчика" вызывает только формирование прерывания и никакое значение не записывается во входной регистр "дверного колокольчика".

Один бит входного регистра "дверного колокольчика" резервируется для прерывания NMI. Это прерывание не может быть замаскировано регистром маски входного "дверного колокольчика".

Прерывание очищается, когда локальный процессор записывает значение 1 в биты входного регистра "дверного колокольчика", которые установлены. Запись значения 0 в любой бит не изменяет значения этого бита и не очищает прерывание.

Циклические очереди

Устройство передачи сообщений реализует циклических очереди. Существует 2 входных очереди и 2 выходных очереди. В этом случае "входящий" и "выходящий" относится к направлению потока сообщений. Входящие сообщения являются или новыми сообщениями, передаваемыми другими процессорами для локального процессора для обработки, или являются пустыми или свободными сообщениями, которые могут быть повторно использованы процессорами. Выходящие сообщения являются или пересылаемыми сообщениями локальным процессором для других процессоров для обработки или являются свободными сообщениями, которые MOTVT быть повторно использованы локальным процессором.

циклических Четыре очереди используются для передачи сообщений следующим образом. Две входных очереди используются для хранения входящих сообщений, а выходные очереди используются для хранения выходящих сообщений. Одна из входных очередей является назначенной свободной очередью, и содержит входящие свободные сообщения. Другая входная очередь является назначенной очередью для пересылки, и она содержит входные пересылаемые сообщения. Аналогично, одна из выходных очередей является назначенной свободной очередью, а другая выходная очередь является назначенной очередью для пересылки.

Устройство арбитража вторичной РСІ-шины

Ниже следует описание устройства 53 арбитража РСІ-шины. Режимы работы, установка и реализация арбитража описаны ниже.

Обзор

刀

Ch

0

N

Локальная шина PCI требует центральных ресурсов разрешения конфликтов для каждой PCI-шины отдельной В системном оборудовании. PCI использует концепцию доступа, основанную на арбитраже, вместо традиционного подхода с выделением промежутка времени. Для каждого устройства на PCI-шине будет осуществляться арбитраж за обладание шиной для каждого момента времени, когда vстройство. функционирующее как ведущее устройство шины, требует обращения к шине.

Арбитраж РСІ использует простой протокол квитирования с установлением связей REQ# и GNT# . Когда устройство запрашивает шину, оно устанавливает выходной уровень сигнала REQ#. Устройство арбитража 53 будет позволять доступ запрашивающего исполнительного устройства к шине с помощью установления уровня сигнала GNT# на входе этого исполнительного устройства.

Арбитраж РСІ является "скрытой" схемой арбитража, когда последовательность арбитража имеет место в фоновом режиме, в то время как некоторые другие "хозяева" шины в это время осуществляют управление шиной. Это имеет преимущество, заключающееся в том, что не занимается какая-либо полоса РСІ-шины на накладные расходы арбитража шины. Единственным требованием, предъявляемым РСІ-арбитру, является то, что должен быть реализован

алгоритм справедливого арбитража. Выбранный алгоритм арбитража должен гарантировать, что в любой момент времени на отдельной шине PCI будет не более одного активного сигнала GNT#.

Теория работы

Арбитр 53 вторичной шины поддерживает до 6 вторичных "хозяев" шины плюс сам интерфейс вторичной шины. Каждый запрос должен быть запрограммирован на один из трех уровней приоритета или заблокирован. Отображенный в память регистр управления запрограммированный программным обеспечением прикладной задачи. устанавливает приоритеты для каждого из "хозяев" шины. Каждый уровень приоритета управляется циклическим способом. Циклический способ определяется как механизм, в котором каждое устройство будет по очереди выступать в качестве ведущего устройства шины. Последовательность круговым перемещается образом. Следующий возможный "хозяин" должен быть непосредственно перед текущим "хозяином" шины, а предыдущий "хозяин" шины должен быть непосредственно позади текущего "хозяина" шины.

Круговая схема арбитража поддерживает три уровня циклического арбитража. Эти три уровня определяют низкий, средний и Использование высокий приоритет. циклического механизма арбитража гарантирует, что для каждого уровня приоритета должен быть "победитель". Чтобы реализовать концепцию справедливости, резервируется интервал времени для "победителя" каждого уровня приоритета (за исключением наивысшего) в следующем наивысшем приоритете. Если "победителю" уровня приоритета шина не предоставляется время этой конкретной BO последовательности арбитража, он должен быть продвинут к следующему наивысшему уровню приоритета. Когда предоставлена, он возвращается к своему запрограммированному приоритету. Резервируя этот интервал времени, алгоритм гарантирует справедливость, разрешая запросам с более низким приоритетом продвигаться посредством механизма приоритета до состояния устройства с наивысшим приоритетом и предоставляя

шину в следующий интервал времени. Арбитр связывается со всеми запрашивающими исполнительными устройствами на шине через протокол REQ# -GNT#. "Хозяин" шины будет устанавливать уровень своего выходного сигнала REQ# и ожидать установления уровня сигнала GNT# на своем входе. Исполнительному устройству может быть предоставлена шина, в то время как предыдущий "обладатель" шины еще осуществляет управление. Арбитр только является ответственным за решение, какое устройство шину PCL захватывает Каждое отдельное PCI следующим. устройство является ответственным за определение, когда в действительности шина становится свободной и ему разрешено начать свое обращение к шине.

Арбитр 53 вторичной шины может быть блокирован посредством программирования интерфейса для возможности реализации алгоритма арбитража пользователя. Когда такая блокировка имеет место, один набор

-22-

сигналов REQ# - GNT# будет служить в качестве сигналов арбитража для вторичного PCI-интерфейса P2P.

Механизм приоритета

Механизм приоритета является программируемым или кодом BIOS (базовой системы ввода/вывода) или программным обеспечением прикладной задачи. Приоритет отдельного "хозяина" шины будет определять, какой уровень будет присвоен устройству в круговой схеме. Этот приоритет определяет, должно ли иметь устройство начальный приоритет или самый низкий приоритет. Если прикладная задача программирует устройству низкий приоритет, то устройство может быть продвинуто до среднего, а затем до высокого приоритета до тех пор, пока ему не будет предоставлена локальная шина. Как только она предоставлена, устройство должно быть установлено в начальное состояние запрограммированного приоритета и может инициировать арбитраж. повторно Дополнительные подробности, необходимые для реализации подходящего устройства арбитража вторичной РСІ-шины, могут быть найдены специалистами в области, к которой относится изобретение.

Контроллер DMA

Ниже приводится описание интегрированного контроллера прямого доступа к памяти (DMA), применяемого в настоящем изобретении. Режимы работы, установка, внешний интерфейс и реализация контроллера DMA описаны ниже.

Обзор

刀

Ch

0

N

Контроллер DMA предоставляет возможность высокоскоростной с малой задержкой передачи данных. Контроллер DMA оптимизирует блочную передачу данных между шиной PCI и памятью локального процессора. DMA является инициатором на PCI-шине с возможностью PCI-пакета обеспечивать максимальную пропускную способность 132 Мбайт/сек на частоте 33 МГш

Аппаратное обеспечение контроллера DMA ответственно за выполнение передачи данных и за обеспечение программирования интерфейса. Особенности контроллера DMA

три независимых канала,

использование интерфейса контроллера памяти P2P,

 2^{32} - диапазон адресов на интерфейсе локального процессора,

2⁶⁴ - диапазон адресов на первичном и вторичном РСІ-интерфейсах посредством использования двойного адресного цикла (DAC)

независимые PCI-интерфейсы для первичной и вторичной PCI-шин,

аппаратная поддержка для передачи невыровненных данных для PCI-шины и локальной шины локального процессора,

полная 132 Мбайт/сек пакетная поддержка для РСІ-шины и локальной шины Р2Р,

прямая адресация к PCI-шине и с PCI-шины,

возможность полного программирования от локального процессора,

поддержка автоматического сцепления данных для сбора и распределения блоков данных.

поддержка режима запроса для внешних устройств на 0-м канале DMA.

Фиг. 7 изображает подключение каналов

DMA к PCI-шинам.

Теория работы

Контроллер DMA 51a и 51b предоставляет три канала высокоскоростных передач от РСІ в память. Каналы 0 и 1 передают блоки данных между первичной РСІ-шиной и локальной памятью локального процессора. Канал 2 передает блоки данных между вторичной PCI-шиной и локальной памятью локального процессора. Bce каналы идентичны, за исключением канала 0. Он имеет дополнительную поддержку для передач режима запроса. Каждый канал имеет интерфейс PCI-шины и интерфейс локальной шины локального процессора.

Каждый DMA-канал использует непосредственную адресацию И для PCI-шины и для локальной шины локального процессора. Он поддерживает передачи данных в и из полного 64-битового адресного диапазона РСІ-шины. Это включает 64-битовую адресацию с использованием DAC PCI команд. Канал имеет специальный регистр, который содержит верхние 32 адресных бита для 64-битового адреса. Каналы DMA не поддерживают передачи данных, которые пересекают границу 32-битового адреса.

Дополнительные подробности, необходимые для реализации подходящего механизма DMA для использования в настоящем изобретении, могут быть обнаружены специалистами в области, к которой относится изобретение.

Контроллер памяти

Ниже приводится описание интегрированного контроллера памяти 47, применяемого в настоящем изобретении. Режимы работы, установка, внешний интерфейс и реализация контроллера памяти описаны ниже.

Обзор

Процессор P2P объединяет контроллер 47 основной памяти для обеспечения прямого интерфейса между процессором P2P и системной памятью 33. Контроллер памяти поддерживает

до 256 Мбайт 32-битового или 36-битового (32-битные данные памяти плюс 4 бита четности) DRAM (динамическую память со случайным доступом),

память DRAM с чередованием адресов и без чередования,

память DRAM типа fast-page (FPM), быстрая страничная,

память DRAM типа extended data out (EDO), расширенная выдача данных,

память DRAM типа burst extended data out (BEDO), пакетная расширенная выдача данных,

два независимых банка для SRAM/ROM, до 16 Мбайт (на один банк) 8-битной или 32-битной SRAM/ROM.

Контроллер памяти генерирует строб выборки адреса по строке (RAS#), строб выборки адреса по колонке (CAS#), сигнал разрешения записи (WE#) и 12-битовые мультиплексированные адреса (MA[11:0]) для массива DRAM. Для памяти DRAM с чередованием адресов формируются сигналы разрешения фиксации адреса и данных (DAIE#) и (LEAF#) DRAM.

Контроллер памяти поддерживает два банка SRAM, ROM или и памяти на ЭСППЗУ с параллельным стиранием. Каждый банк

поддерживает от 64 Кбайт до 16 Мбайт памяти. Каждый банк может быть независимо сконфигурирован для 8-битовой или 32-битовой разрядности памяти. Контроллером памяти выдаются сигналы выбора кристалла (СЕ#), разрешения записи в память (МWE#) и увеличения адреса пакета для SRAM/ROM.

Обзор контроллера памяти, интегрированного в процессор Р2Р, приводится на фиг. 8.

Теория работы

Контроллер памяти 47 оптимально преобразует протокол импульсного обращения "хозяев" локальной шины в протокол доступа, поддерживаемый адресуемой памятью. Устройство декодирования 101 адреса декодирует адреса локальной шины, присутствующие на внутренней шине 41 адресов/данных, и формирует правильные сигналы управления и адреса к массиву памяти 33, подключенного к контроллеру памяти. Пакетные обращения, формируемые ведущим устройством локальной шины, выдают первый адрес. Контроллер памяти обеспечивает увеличение адреса, который подается на массив памяти по линиям МА[11:0]. Адрес увеличивается до тех пор, пока или завершится цикл ведущего устройства локальной шины, обозначенный установлением сигнала BLAST#, или имеет место ошибка четности на локальной шине циклов считывания DRAM). Максимальный размер пакета для одного цикла передачи данных составляет 2 Кбайт. Ведущие устройства локальной ответственны за сохранение отслеживания за увеличением счетчика пакета и окончание передачи данных при достижении границы адреса в 2 Кбайт.

Адрес, присутствующий на шине МА[11:0] 103, зависит от типа адресуемого банка памяти. Для DRAM MA[11:0] обеспечивает адрес с мультиплексированными строками и колонками. Адрес колонки увеличивается до ближайшей 2-Кбайтной границы адреса. Для банков памяти SRAM и FLASH/ROM шина MA[11:0] основана на адресе, присутствующем на линиях AD[13:2] в адресной фазе. Для пакетных данных счетчик пакетов 105 будет увеличивать адрес до ближайшей 2-Кбайтной границы адреса.

刀

Ch

0

N

Контроллер памяти формирует ряд режимов ожидания в качестве программированного значения в регистры 107 контроллера памяти для управления сигналами, подаваемыми на массивы памяти. К тому же, с помощью генератора 109 режимов ожидания сигнал WAIT# выдается ведущим устройством локальной шины (за исключением локального процессора) для указания дополнительных режимов ожидания, требуемых во время обращения к памяти.

Устройство 111 проверки и формирования четности данных шириной в байт может быть доступно для массивов DRAM. Проверка на четность выдает сигнал ошибки памяти при контроле на четность при обнаружении ошибки четности. Адрес сбойного слова фиксируется в регистре.

Контроллер памяти предоставляет монитор 113 шины для обнаружения адресных диапазонов, которые не возвращают внешний сигнал RDYRCV#. Этот механизм предназначен для определения

обращений к неопределенным адресным диапазонам. При обнаружении ошибки генератор формирования режима ожидания формирует внутренний сигнал LRDYRCV# для завершения обращения к шине и необязательно формирует сигнал сбоя шины.

Дополнительные подробности, необходимые для реализации подходящего контроллера памяти для использования в настоящем изобретении, должны быть очевидны специалистам в области, к которой относится изобретение.

Контроллер прерывания РСІ и периферийных устройств

Ниже приводится описание контроллера прерывания процессора Р2Р. Режимы работы, установка, интерфейс внешней памяти и реализация прерываний описаны ниже

Обзор

Контроллер прерывания РСІ и периферийных устройств (РРІС) 67 предоставляет возможность формирования прерываний на локальный процессор и шину РСІ. Р2Р процессор содержит несколько периферийных устройств, которые могут генерировать прерывание к локальному процессору. Эти устройства включают

канал DMA 0, первичное ATU, канал DMA 1, вторичное ATU, канал DMA 2,

30 интерфейсное устройство шины I²C, интерфейс первичного моста, интерфейсное устройство шины APIC, интерфейс вторичного моста, устройство передачи сообщений.

Дополнительно к внутренним устройствам внешние устройства также могут формировать прерывания к локальному процессору. Внешние устройства могут генерировать прерывания по линиям XINT7:0# и линии NMI#.

Контроллер прерывания PCI и периферийных устройств предоставляет возможность непосредственного прерывания PCI. Логические схемы маршрутизации дают возможность под управлением программного обеспечения возможность перехвата внешних прерываний вторичной PCI и направления их на линии прерывания первичной PCI.

пользователя "Руководство 1960 микропроцессора jx" содержит дополнительные подробности прерывания локального процессора механизма Руководство приоритетов прерывания. пользователя также предоставляет полное объяснение различных режимов работы контроллера прерывания локального процессора.

Теория работы

Контроллер прерывания PCI и периферийных устройств имеет две функции управление прерываниями внутренних периферийных устройств,

маршрутизация прерывания PCI.

Механизм управления прерываниями периферийных устройств объединяет несколько источников прерывания для заданного набора периферийных устройств в одно прерывание, направляемое к локальному процессору. Для того чтобы обеспечить выполнение программ со знанием источника прерывания, существует

отображенный в память регистр состояния, который описывает источник прерывания. Все прерывания от периферийных устройств разрешаются индивидуально от соответствующих регистров управления периферийными устройствами.

Механизм маршрутизации PCI прерываний позволяет программному обеспечению главного устройства (или программному обеспечению локального процессора) маршрутизировать PCI прерывания или к локальному процессору или выходные линии P_INTA#, P_INTB#, P_INTC#, P_INTD#. Этот механизм маршрутизации управляется посредством отображенного в память регистра состояния, доступного из пространства конфигурации первичного PCI-моста или локальной шины процессора P2P.

Прерывания локального процессора Контроллер прерывания на локальном процессоре имеет 8 внешних линий прерывания и одну линию немаскируемого прерывания для обнаружения внешних запросов на прерывание. Восемь внешних прерывания могут сконфигурированы для одного из трех режимов: назначения, расширенного и смешанного. В режиме назначения линии могут быть индивидуально отображены на вектора прерывания. В расширенном режиме линии могут быть интерпретированы как битовое поле, которое может представлять собой вектор прерывания. В этом режиме с помощью линий прерывания могут быть непосредственно запрошены до 240 векторов. В смешанном режиме пять линий работают в расширенном режиме и могут запрашивать 32 различных прерывания, а три линии работают в режиме назначения.

Девять линий прерывания локального процессора имеют следующие определения и опции программирования

XINT7: 0# Внешнее прерывание (входное) - по этим линиям запрашиваются прерывания. Линии конфигурируют программно для трех режимов: назначения, расширенного и смешанного. Каждая линия может быть запрограммирована как вход обнаружения фронта или вход обнаружения уровня сигнала. К тому же, для этих линий может быть выбран режим устранения биений (колебаний) под управлением программы.

刀

Ch

0

N

NMI# Немаскируемое прерывание (входное) вызывает появление немаскируемого прерывания. NMI является распознаваемым прерыванием с наивысшим приоритетом. Линия NMI# является входом, активизируемым по фронту. Режим устранения колебания для NMI# может быть выбран под управлением программы. Эта линия является внутренне синхронизированной.

Для правильной работы процессора Р2Р линии внешнего прерывания локального процессора должны быть запрограммированы только для работы в прямом режиме, прерываний, чувствительных к уровню, и режимах быстрой выборки. Это осуществляется через регистр управления прерываниями (ICON) в отображенном в память регистровом пространстве локального процессора. "Руководство пользователя микропроцессора 1960 Јх" содержит все подробности по программированию

контроллера прерываний локального процессора.

Использование механизма прерываний процессора P2P основано на конфигурации контроллера прерываний локального процессора и бите выбора XINT в регистре выбора маршрутизации прерывания PCI. Таблица 9 описывает рабочие режимы и функциональные возможности, разрешенные контроллером прерываний локального процессора, а таблица 10 описывает использование бита выбора XINT.

Операционные блоки

Контроллер прерываний от PCI и периферийных устройств обеспечивает подсоединения к локальному процессору. Эти подсоединения приведены на фиг. 9.

Маршрутизация прерываний РСІ

Четыре входа прерывания РСІ могут быть маршрутизированы мультиплексорами 121 или ко входам прерываний локального процессора или к выходным линиям прерываний РСІ. Маршрутизация входных сигналов прерывания управляется битом выбора XINT регистра выбора маршрутизации прерывания, который показан в таблице 10.

Как указано ранее, XINT0# - XINT3# локального процессора должны быть запрограммированы так, чтобы воспринимать уровень, для приспособления прерываний РСІ. К тому же, логические схемы, внешние к входу локального процессора, должны управлять неактивным уровнем ("1"), когда бит выбора XINТ установлен.

Маршрутизация прерывания внутренней периферии

Входы прерываний XINT6#, XINT7# и NMI# в локальном процессоре принимают входные сигналы от множества внутренних источников прерываний. Существует один внутренний фиксатор перед каждым из этих трех входов, который обеспечивает необходимое мультиплексирование различных источников прерываний. Прикладное программное обеспечение может определить, какое периферийное устройство вызвало прерывание, посредством считывания соответствующего фиксатора прерывания. подробно о точной прерывания можно определить считывании состояния от периферийного устройства.

XINT6# Прерывание локального процессора принимает прерывания от внешней линии и трех каналов DMA. Каждое прерывание канала DMA является DMA-прерыванием окончания передачи или DMA-прерыванием окончания цепочки. Фиксатор прерывания XINT6 123 принимает входные сигналы прерывания от каналов DMA, а также от внешней линии XINT6# Достоверное прерывание от любого из этих источников устанавливает бит в фиксаторе и выдает чувствительное к уровню прерывание на вход XINT6# локального процессора. Фиксатор прерывания должен продолжить подавать активный входной сигнал с низким уровнем на вход прерывания локального процессора до тех пор, пока он присутствует в фиксаторе. Фиксатор прерывания XINT6# считывается посредством регистра состояния прерывания XINT6. Фиксатор прерывания XINT6 очищается с помощью очистки источника прерывания во внутреннем периферийном устройстве.

Источники прерывания устройства, которые подают входные сигналы на фиксатор прерывания XINT6#, подробно описываются в таблице 11.

Прерывание XINT7# локального процессора принимает прерывания от внешней линии, интерфейсного устройства шины APIC, интерфейсного устройства шины I ²C, первичного ATU и устройства передачи сообщений. Фиксатор прерывания XINT7 125 принимает один входной сигнал прерывания от каждого из четырех указанных выше устройств, а также от внешней линии XINT7#. Достоверное прерывание от любого из этих источников устанавливает бит в фиксаторе и выдает чувствительное к уровню прерывания на вход XINT7# локального процессора. Фиксатор прерывания должен продолжить подавать активный входной сигнал с низким уровнем на вход прерывания локального процессора до тех пор, пока он присутствует в фиксаторе. Фиксатор прерывания XINT7# считывается посредством регистра состояния прерывания XINT7. Фиксатор прерывания XINT7 очищается с помощью очистки источника прерывания во внутреннем периферийном устройстве.

Источники прерывания устройств, которые подают входные сигналы на фиксатор прерывания XINT7#, подробно описываются в таблице 12.

Немаскируемое прерывание (NMI) на процессоре принимает прерывание от внешней линии, первичного и вторичного устройств ATU, первичного и мостовых интерфейсов, вторичного локального процессора и каждого из трех каналов DMA. Каждое из этих 8 прерываний представляет собой условие ошибки в периферийном устройстве. Фиксатор прерывания NMI 127 принимает один входной сигнал прерывания от каждого из восьми указанных выше устройств и внешней линии NMI# . Достоверное прерывание от любого из этих источников устанавливает бит в фиксаторе и выдает срабатывающее по фронту прерывание на вход NMI# локального процессора. Фиксатор прерывания NMI считывается посредством регистра состояния NMI прерывания. Фиксатор прерывания NMI очищается с помощью очистки источника прерывания во внутреннем периферийном устройстве.

刀

Ch

0

0

N

Источники прерывания устройств, которые подают входные сигналы на фиксатор прерывания NMI, подробно описываются в таблице 13.

Регистр выбора программы прерывания PCI, регистр состояния прерывания XINT6, регистр состояния прерывания XINT7 и регистр состояния прерывания NMI описаны ниже.

Интерфейс внешнего прерывания процессора P2P

Входной интерфейс внешнего прерывания процессора P2P состоит из линий, представленных в табл. 14.

Прерывание "дверного колокольчика" выходящего PCI

Процессор P2P имеет возможность формировать прерывания на любой из линий прерывания первичного PCI. Это осуществляется установкой бита в регистре порта "дверного колокольчика" в первичном ATU. Биты 0 - 3 соответствуют P INTA# -

P_INTD# соответственно. Установка бита в регистре сформирует соответствующее PCI-прерывание.

Определение регистров

10

20

Описываются четыре регистра состояния и управления контроллера прерывания от PCI и периферийных устройств,

регистр выбора маршрутизации прерывания PCI,

регистр состояния прерывания XINT6, регистр состояния прерывания XINT7, регистр состояния прерывания NMI.

Каждый из них является 32-битным регистром и отображен в пространство памяти локального процессора

Все регистры являются видимыми как регистры, отображенные в память P2P, и к ним можно обратиться через внутреннюю шину памяти. Регистр выбора маршрутизации прерывания PCI доступен с внутренней шины памяти и через пространство регистра конфигурации PCI (функция 0).

Регистр выбора маршрутизации прерывания PCI - PIRSR

Регистр выбора маршрутизации прерывания PCI (PIRSR) определяет маршрутизацию внешних входных линий. Входные линии состоят из 4 входов прерывания PCI, которые направляют или на первичные PCI-прерывания прерывания локального процессора. Линии PCI-прерываний определяются "чувствительные к уровню", установленному низкому уровню. Установка или снятие сигналов на линиях прерываний являются асинхронными к синхронизации PCI или процессора

Если входы прерывания вторичного PCI направляются на линии прерывания первичного PCI, входы XINT3:0# локального процессора должны быть установлены в неактивное состояние.

Регистр состояния прерывания XINT6 - X6ISR

Регистр состояния прерывания XINT6 (X6ISR) указывает текущие прерывания XINT6 задержки. Источником прерывания XINT6 могут быть внутренние периферийные устройства, подсоединенные через фиксатор прерывания XINT6 или входную линию внешнего XINT6#. Прерывания, которые могут быть сформированы на входе XINT6#, описаны выше применительно к маршрутизации прерывания внутренних периферийных устройств.

X6ISR используется прикладным программным обеспечением для определения источника прерывания на входе XINT6# и для очистки этого прерывания. Все биты этого регистра имеют статус "только для считывания". Биты этого регистра очищаются, когда источники прерывания (источник для регистра состояния, показанного в таблице 11) очищаются. X6ISR будет копировать текущее состояние входа на фиксатор прерывания XINT6.

Из-за асинхронной природы периферийных устройств Р2Р, могут быть активными множество прерываний, когда прикладное программное обеспечение считывает регистр X6ISR. Прикладное программное обеспечение должно хранить это множество условий прерывания соответствующим образом. К тому же, прикладное программное обеспечение может впоследствии считать регистр X6ISR для определения, имелись ли дополнительные прерывания во время обработки предыдущих прерываний. Все прерывания от регистра X6ISR должны иметь одинаковый уровень приоритета в локальном процессоре ("Руководство пользователя микропроцессора ("Руководство пользователя микропроцессора 1960 Јх" предоставляют описание для установки механизма приоритета прерывания).

Таблица 15 представляет собой определение X6ISR.

Регистр состояния прерывания XINT7 - X7ISR

Регистр состояния прерывания XINT7 (X7ISR) указывает текущие прерывания XINT7 задержки. Источником прерывания XINT7 могут быть внутренние устройства прерывания, подсоединенные через фиксатор прерывания XINT7 или входную линию внешнего XINT7#.

X7ISR используется прикладным программным обеспечением для определения источника прерывания на входе XINT7# и для очистки этого прерывания. Все биты этого регистра имеют статус "только для считывания". Биты этого регистра очищаются, когда источники прерывания (источник для регистра состояния, показанного в таблице 12) очищаются. X7ISR будет копировать текущее состояние входа на фиксатор прерывания XINT7.

Из-за асинхронной природы периферийных устройств Р2Р могут быть активными множество прерываний, когда прикладное программное обеспечение считывает регистр X7ISR. Прикладное программное обеспечение должно хранить условий это множество прерывания соответствующим образом. К тому же, прикладное программное обеспечение может впоследствии считать регистр X7ISR для определения, имелись ли дополнительные прерывания во время обработки предыдущих прерываний. Все прерывания от регистра X7ISR должны иметь одинаковый уровень приоритета в локальном процессоре,

Таблица 16 представляет собой определение X7ISR.

刀

Ch

0

0

റ

N

Регистр состояния прерывания NMI - NISR Регистр состояния прерывания NMI (NISR) показывает текущие NMI прерывания задержки. Источником NMI прерывания могут быть внутренние периферийные устройства, подсоединенные через фиксатор прерывания NMI или входную линию внешнего NMI#.

Регистр состояния прерывания NMI используется прикладным программным обеспечением для определения источника прерывания на входе NMI# и для очистки этого прерывания. Все биты регистра NISR имеют статус "только для считывания". Биты этого регистра очищаются, когда источники прерывания (источник для регистра состояния, показанного в таблице 13) очищаются. NISR копирует текущее состояние входа на фиксатор прерывания NISR.

Из-за асинхронной природы периферийных устройств P2P могут быть активными множество прерываний, когда прикладное программное обеспечение считывает регистр NISR. Прикладное программное обеспечение должно хранить это множество условий прерывания соответствующим образом. К тому же,

прикладное программное обеспечение может впоследствии считать регистр NISR для определения, имелись ли дополнительные прерывания во время обработки предыдущих прерываний. Все прерывания от регистра NISR должны иметь одинаковый уровень приоритета в локальном процессоре.

Таблица 17 показывает определение битов для считывания регистра состояния прерывания NMI.

Внутренний арбитраж

10

Ниже следует описание внутреннего арбитража процессора P2P. Он включает в себя арбитраж внутренней локальной шины, также как и арбитраж каждого из PCI-интерфейсов в процессоре. Режим работы, установка, интерфейс внешней памяти и реализация арбитража описана

Арбитраж локальной шины

Процессор Р2Р требует механизма арбитража для управления монопольным использованием локальной шины. "Хозяева" шины, подключенные к локальной шине, состоят из трех каналов DMA, устройства преобразования адреса первичной РСІ, устройства преобразования адреса вторичной РСІ, локального процессора и внешних "хозяев" шины.

Устройство арбитража 57 локальной шины (LBAU) реализует алгоритм равнодоступности, который предоставляет каждому "хозяину" шины возможность захвата управления локальной шиной. Алгоритм объединяет циклическую схему с механизмом приоритета. В предпочтительном варианте воплощения реализация должна позволить прикладной задаче назначать приоритеты каждому ведущему устройству шины независимо.

Устройство арбитража локальной шины ответственно за предоставление локальной шины "хозяину" шины. Все "хозяева" шины содержат логические схемы для удаления самих себя в качестве "хозяина" шины с локальной шины, когда они потеряли свой внутренний сигнал GNT#. Существует программируемый 12-битный счетчик для ограничения времени, в течение которого "хозяин" управляет локальной шиной, и задания времени, когда "хозяин" шины должен освободить право монопольного использования, если другие "хозяева" запрашивают локальную шину.

Ведущие "хозяева" шины могут быть использованы на локальной шине посредством добавления внешней логики для управления HOLD/HOLDA. Процессор P2Р позволяет одному внешнему "хозяину" шины участвовать в алгоритме равнодоступности. Если более одного внешнего "хозяина" шины используется на локальной шине, то внешние логические схемы должны отсечь все внешние устройства как одно устройство (определяет HOLD и направляет HOLDA).

Устройство арбитража локальной шины управляет устройством "потери" локального процессора. Это устройство позволяет локальному процессору терять локальную шину для предотвращения возможных тупиковых ситуаций. При "потере" процессор поддерживается в состоянии ожидания (сигнал L_RDYRCV не активен). Внутренние буферы переводят мультиплексированную шину адресов/данных в третье состояние,

позволяя другим "хозяевам" шины (ATU, DMA и т.д.) управлять шиной и поэтому предотвращать ситуацию, когда выходящая транзакция требует ресурсы, используемые входящей транзакцией. К тому же, устройство "потери" оптимизирует пропускную способность локальной шины во время всей выходящей операции считывания процессором.

В дополнение к устройству арбитража локальной шины процессор Р2Р содержит два локальных устройства арбитража PCI. Локальное первичное устройство арбитража 55а управляет доступом к внутренней первичной РСІ-шине. Арбитраж имеет место для первичной PCI-шине между первичной ATU, DMA каналами 0 и 1 и первичным интерфейсом мостового устройства PCI-PCI. Локальное вторичное устройство арбитража 55b управляет доступом к внутренней вторичной РСІ-шине. Арбитраж имеет место для вторичной РСІ-шины между вторичной DMA каналом 2 и вторичным интерфейсом мостового устройства PCI-PCI. Оба локальных устройства арбитража PCI функционируют одинаковым Предпочтительно, логические схемы арбитража должны разрешать управление локальной шиной многими "хозяевами" шины. Когда "хозяин" шины запрашивает локальную шину, то устройство арбитража локальной шины может сначала получить управление локальной шиной от локального процессора посредством установления уровня сигнала запроса HOLD. Локальный процессор может предоставить шину логическим схемам арбитража посредством установления уровня сигнала HOLDA и установлением сигнальных линий процессора в третье состояние. Логические схемы арбитража могут затем предоставить другому "хозяину" локальную посредством возвращения соответствующего внутреннего сигнала GNT#.

Арбитраж внутренней РСІ-шины

Процессор P2P содержит два внутренних устройства арбитража, которые управляют доступом к внутренним PCI-шинам в устройстве. Фиг.10 изображает схему этих внутренних устройств арбитража и ресурсов, которыми они управляют.

Устройство арбитража первичной внутренней РСІ разрешает конфликты для следующих внутренних устройств

первичный мостовой интерфейс,

первичное ATU,

DMA канал 0,

刀

0

N

DMA канал 1.

Вторичное устройство 55b арбитража внутренней PCI разрешает конфликты для следующих внутренних устройств

вторичного интерфейса моста,

вторичного ATU

и DMA канала 2

Каждое устройство арбитража внутренней PCI использует схему арбитража с фиксированным циклом, в которой каждое устройство на шине имеет одинаковый приоритет.

Схема арбитража с фиксированным циклом интерпретируется следующим образом

после сброса маркер для арбитража принадлежит устройству #1 в каждом внутреннем устройстве PCI-арбитража,

арбитраж выполняется по каждому

импульсу, которым устройство устанавливает внутренний сигнал REQ#, направленный к арбитру,

следующий обладатель маркера (т.е. шины) должен иметь ближайший номер устройства к текущему собственнику (или последний, если шина свободна). Например, если устройство #3 является текущим собственником, а устройство #4 и устройство #1 запрашивает шину, то доступ к шине получит устройство #4.

маркер пропускается, когда арбитр активизирует внутренний сигнал предоставления к внутреннему "хозяину" шины. Он является сигналом предоставления от арбитра. Реальные выходные сигналы к "хозяевам" внутренней шины являются еще маскируемыми внешним входным сигналом GNT#.

Теория работы

Каждое устройство на внутренней PCI-шине требует использования PCI-шины для работы в качестве ведущего устройства. Арбитраж имеет место всякий раз, как ресурсы, подключенные к внутренней шине, активизируются сигналом запроса (REQ#). Предоставление осуществляется для следующего ресурса в циклической схеме. Предоставление внутренней PCI-шины связано с состоянием внешней РСІ-шины. Состояние внешних линий запроса (P_REQ# и S REQ#) является точной копией логического "ЙЛИ" линий запроса на каждой внутренней PCI-шине.

"Хозяин" внутренней РСІ-шины может принимать внутренний сигнал GNT# в любое время от внутреннего арбитра PCI (скрытый арбитраж). "Хозяева" внутренней РСІ-шины еще являются ответственными за непрерывное управление FRAME#, IRDY# и их внутреннего входного сигнала GNT# для обеспечения того, что монопольное использование шины поддерживается до начала обращения. FRAME# и IRDY# должны иметь высокий уровень, а входной сигнал предоставления должен иметь низкий уровень по спадающему фронту сигнала синхронизации, который определяет период синхронизации, в котором устройство затем переводит FRAME# в низкий уровень для начала цикла. Устройства арбитража внутренних РСІ будут управлять внешними сигналами предоставления (P_REQ# и S_REQ#) и будут только подавать внутренний сигнал предоставления, на основании внешних предоставления, являющихся истинными.

Внутренний PCI-арбитр будет удалять сигнал GNT# "хозяина" внутренней PCI при следующих ситуациях

внешние сигналы предоставления (P_REQ# и S_REQ#) становятся неактивными, внутренний арбитр деактивизирует внутренний сигнал предоставления "хозяев" внутренней шины,

текущий обладатель шины снимает свой выходной сигнал REQ#.

Входной сигнал предоставления каждого "хозяина" шины может рассматриваться условием "ИЛИ" внешнего сигнала предоставления и внутреннего сигнала предоставления изнутри устройства арбитража внутренней РСІ-шины. Устройство арбитража будет активизировать внутреннее предоставление "хозяину" шины на основании

"победителя" схемы арбитража, но реальный сигнал GNT#, подаваемый на вход ведущего устройства шины, подается от операции "ИЛИ" внутреннего сигнала предоставления с внешним входом предоставления.

Устройство внутреннего арбитража ответственно за обеспечение того, что только один внутренний сигнал GNT# является активным в любой момент времени. Как только "хозяин" внутренней шины теряет внутренний сигнал GNT#, он должен в итоге монопольное использование освободить Внутренний сигнал придерживается правил снятия уровня сигнала GNT# в "Спецификации локальной шины РСІ" (протокол сигналов арбитража). Другие подробности, необходимые для реализации арбитража внутренней РСІ-шины, должны быть легко понятны специалистам в области, к которой относится изобретение.

Интерфейсное устройство шины I²C Ниже следует описание интерфейсного устройства шины I²C (шины для межсоединений интегральных схем) процессора P2P. Режимы работы, установка и реализация интерфейсного устройства шины I²C описаны ниже.

Обзор

刀

Ch

0

0

N

Интерфейсное устройство 61 шины I^2 С позволяет локальному процессору 34 служить в качестве ведущего и подчиненного устройства, постоянно подключенного к шине I^2 С. Шина I^2 С является последовательной шиной, разработанной Philips Corporation и состоящей из двухпроводного интерфейса. SDA является линией данных для входных и выходных функций, а SCL является линией синхронизации для синхронизации и управления шиной I^2 С.

Шина I²C позволяет процессору P2P обмениваться с другими периферийными I²C устройствами и микроконтроллерами для функций управления системой. Последовательная шина требует минимального аппаратного обеспечения для экономичной системы для передачи информации о надежности и состоянии, находящейся на подсистеме P2P, на внешнее устройство.

Интерфейсное устройство шины I^2C является периферийным устройством, которое постоянно подключено к внутренней локальной шине P2P. Данные передаются на шину I^2C и принимаются с нее через буферизованный интерфейс. Информация о состоянии и управлении передается через набор отображенных в память регистров локального процессора. Спецификация шины I^2C содержит полную информацию о работе I^2C .

Теория работы

Шина I²C определяет законченный последовательный протокол между информации прохождения исполнительными устройствами на шине, используя только двухпроводный интерфейс. Каждое устройство на шине распознается от уникального 7-битового адреса и может работать в качестве передатчика или приемника. Дополнительно к работе в качестве передатчика или приемника шина функционирует В режиме ведущее/подчиненное устройство.

В качестве примера работы шины I²C случай рассмотрим микроконтроллера работающего ведущим устройством на шине. Микроконтроллер в качестве ведущего устройства может адресовать электрически перепрограммируемую память (EEPROM) в качестве подчиненного устройства для приема данных для записи. Микроконтроллер может быть ведущим устройством-передатчиком, а EEPROM подчиненным устройством-приемником. Если микроконтроллер желает считывать данные. то микроконтроллер должен быть ведущим устройством-приемником, а EEPROM подчиненным устройством-передатчиком. В обоих случаях ведущее устройство инициирует и прерывает транзакцию.

Шина I²С подходит для систем с многими ведущими устройствами, что означает, что более одного устройства могут пытаться инициировать передачу данных в одно и то же время. Шина I ²С определяет процедуру арбитража для управления такой ситуацией. Если два или более ведущих устройств управляют шиной одновременно, то первое ведущее устройство должно выдавать 1, в то время как другие выдают 0, что приведет к потере арбитража. Это зависит от операции "монтажное И" в линиях SDA и SCL шины I²С.

Последовательная работа шины $I^{-2}C$ использует структуру шины "монтажное И". Это является способом для множества устройств управлять линиями шины и сигнализировать друг другу о событиях, таких как арбитраж, режимы ожидания, условия ошибок и т.д. Например, когда ведущее устройство управляет синхронизацией (SCL) во время передачи данных, оно будет передавать бит в каждом случае, когда сигнал синхронизации имеет высокий уровень. Если подчиненное устройство не может принять или управлять данными со скоростью, которую требует ведущее устройство, оно удержать уровень синхронизации низким между состояниями с высоким уровнем для вставки состояний ожидания. "Монтажное И" реализуется на выходном каскаде устройства. Данные на I²C могут быть переданы шине максимальной скоростью 400 Кбит/сек.

Транзакции I²C инициируются или локальным процессором в качестве ведущего устройства или принимаются процессором в качестве подчиненного. Оба случая могут привести к обращениям процессора для считывания, записи или обеих операций к шине I²C.

Операционные блоки

Интерфейсное устройство шины I^2C процессора P2P является подчиненным периферийным устройством, которое подключено к локальной шине. Устройство использует механизм прерывания процессора P2P для извещения локального процессора, что на шине I^2C имеются активные устройства. Фиг. 11 изображает блок-схему интерфейсного устройства шины I^2C и его интерфейс с локальной шиной.

Интерфейсное устройство шины I^2C состоит из двухпроводного интерфейса 61 с шиной I^2C , 8-битного буфера 61а для передачи данных к локальному процессору и от него, набора регистров управления и

состояния 61b и сдвигового регистра 61c для параллельно-последовательных преобразований.

О прерываниях I ²C оповещаются через прерывание XINT7# процессора и регистр состояния прерывания XINT7 (X7ISR). Интерфейсное устройство шины I²C устанавливает бит в регистре X7ISR, когда буфер заполнен, определен адрес подчиненного устройства, потерян арбитраж или имеет место условие ошибки шины. Все условия прерывания очищаются явно локальным процессором.

Регистр буфера данных I²C является 8-битным регистром данных, который принимает байтовые данные от интерфейса регистра сдвига на шину I²C на одной стороне и параллельные данные от локальной шины процессора P2P с другой стороны. Последовательный регистр сдвига недоступен для пользователя.

Интерфейсное устройство шины АРІС

Ниже следует описание интерфейсного устройства 63 шины APIC, которое обеспечивает механизм обмена между локальной шиной и трехпроводной шиной APIC. Оно обеспечивает две основные функции:

оно дает локальному процессору возможность посылать сообщение о прерывании на шину АРІС и, необязательно, быть прервано, когда сообщение послано. Локальный процессор может затем считывать результирующее состояние передачи сообщения для проверки появления ошибок,

оно также может принимать сообщение EOI от шины APIC и, необязательно, прерывать локальный процессор для информирования его, что вектор EOI доступен.

Режимы работы, установка и реализация интерфейса описаны ниже.

Обзор архитектуры АРІС

刀

0

N

Архитектура интерфейса APIC определяется как архитектура прерывания для всех систем, совместимых с микропроцессорной спецификацией (MPS). MPS, версия 1.1 доступна от Intel Corporation, Order N 242016-003. Основными особенностями архитектуры APIC являются следующие

1. APIC предоставляет управление прерываниями микропроцессора с Intel-архитектурой, такого как процессоры Pentium на 90 и 100 МГц, обеспечивая статическое и динамическое симметричное распределение прерываний среди всех процессоров.

2. Динамическое распределение прерываний включает в себя маршрутизацию прерывания к процессору с наинизшим приоритетом.

3. APIC работает в системах с множеством подсистем ввода/вывода, в которых каждая подсистема может иметь свой собственный набор прерываний.

4. APIC обеспечивает межпроцессорные прерывания, позволяя любому процессору прерывать любой процессор или набор процессоров, включая самого себя.

5. Каждая входная линия прерывания APIC является индивидуально программируемой программным обеспечением как срабатывающей от фронта или от уровня сигнала. Вектор прерывания и

информация управления прерываниями может быть указана для каждой линии.

6. APIC поддерживает именную/адресную схему, которая может быть урезана программным обеспечением для "включения" множества архитектур систем и моделей использования.

7. APIC поддерживает общесистемные функции управления процессором, относящиеся к NMI, INIT и прерыванию управления системой (SMI).

8. APIC совместно существует с 8259A PIC для поддержания совместимости PC.

9. АРІС предоставляет программируемый приоритет прерываний (вектора) для каждой входной линии прерывания. Так как интерфейс программирования АРІС состоит из двух местоположений 32-битовых памяти, функциональные особенности АРІС ввода/вывода могут быть эмулированы локальным процессором в процессоре Р2Р.

Специфические подробности реализации для APIC ввода/вывода, подходящие для использования в изобретении, могут быть ясны специалистам в области, к которой относится изобретение.

Формула изобретения:

- 1. Интегральная схема соединения первой внешней шины межсоединения периферийных компонент со второй внешней шиной межсоединения периферийных компонент, содержащая первую внутреннюю шину для подсоединения к указанной первой внешней шине, вторую внутреннюю шину для подсоединения к указанной второй внешней шине, шинный мост, имеющий первый шинный интерфейс, подсоединенный указанной первой внутренней шине, и второй шинный интерфейс, подсоединенный указанной второй внутренней шине, причем указанный шинный мост позволяет пропускать транзакции между первой и второй внешними шинами, локальный процессор, имеющий пространство для локального адреса, подсоединенный к указанному шинному мосту для обработки транзакций, принятых от внешних источников, и транзакций, поступающих на указанный первый шинный интерфейс и указанный второй шинный интерфейс, локальную шину для прохождения данных между указанным процессором и памятью, доступ к которой осуществляется в указанном пространстве локального адреса, контроллер памяти для управления записями и считываниями из указанной памяти с использованием данных и адресов на указанной локальной шине.
- 2. Интегральная схема по п.1, отличающаяся тем, что она дополнительно содержит первую схему преобразования адреса, подсоединенную к указанной локальной шине и указанной первой внутренней шине, предназначенную для преобразования адресов входящих транзакций на указанной первой внутренней шине и адреса, используемые указанным процессором, и локальным преобразования адресов выходящих транзакций на указанной локальной шине в устройствами, используемые подсоединенными к указанной первой внешней шине, вторую схему преобразования адреса, подсоединенную к указанной локальной шине и указанной второй внутренней шине, предназначенную для

преобразования адресов входящих транзакций на указанную вторую внутреннюю шину в адреса, используемые указанным локальным процессором, и для преобразования адресов выходящих транзакций на указанной локальной шине в адреса, используемые устройствами, подключенными к указанной второй внешней шине.

- 3. Интегральная схема отличающаяся тем, что она дополнительно схему передачи сообщений, содержит подсоединенную к указанной первой схеме преобразования адреса и предназначенную для формирования прерывания для использования указанным локальным процессором, когда новые данные поступают на указанную первую внутреннюю шину, и для формирования прерывания, по меньшей мере, на одной линии прерывания указанной первой внутренней шины, когда указанный локальный процессор помещает данные на указанную локальную ШИНУ устройствами, использования подсоединенными к указанной внешней шине.
- 4. Интегральная схема по п.2, отличающаяся тем, что она дополнительно содержит первое средство арбитража шины для управления доступом к указанной первой внутренней шине между указанным первым шинным интерфейсом и указанной первой схемой преобразования адреса, второе средство арбитража шины для управления доступом к указанной второй внутренней шине между указанным вторым шинным интерфейсом и указанной второй схемой преобразования адреса.
- 5. Интегральная схема по п.2, отличающаяся тем, что она дополнительно содержит средство арбитража локальной шины для управления доступом к указанной локальной шине от указанного локального процессора, указанной первой схемы преобразования адреса и указанной второй схемы преобразования адреса.
- 6. Интегральная схема по п.1, отличающаяся тем, что она дополнительно содержит первый контроллер прямого доступа к памяти, подсоединенный к указанной локальной шине и указанной первой внутренней шине для передачи блоков данных между указанной первой внутренней шиной и указанной локальной памятью, второй контроллер прямого доступа к памяти, подсоединенный к указанной локальной внутренней шине и указанной второй внутренней шине для передачи блоков данных между указанной второй внутренней шине для передачи блоков данных между указанной второй внутренней шиной и указанной памятью.

刀

Ch

0

N

- 7. Интегральная схема по п.1, отличающаяся тем, что она дополнительно содержит контроллер прерываний периферийных устройств для маршрутизации прерываний от множества источников вход прерываний на единственного указанного прерывания локального регистр состояния, процессора, определяющий, какой из указанного множества источников прерывания вызвал указанное единственное прерывание.
- 8. Интегральная схема по п.1, отличающаяся тем, что она дополнительно содержит шину межсоединения интегральных схем для подсоединения к внешним датчикам, предназначенную для управления системой с

- использованием указанной интегральной схемы, интерфейс межсоединения интегральных схем для разрешения указанному локальному процессору служить в качестве ведущего и подчиненного устройства, постоянно находящегося на указанной шине.
- 9. Интегральная схема по п.1, отличающаяся тем, что она дополнительно содержит шину усовершенствованного программируемого контроллера прерываний для подключения к внешним процессорам, интерфейс шины для разрешения обмена между указанными внешними процессорами и указанным локальным процессором.
- 10. Интегральная схема по п.1. отличающаяся тем, что указанный шинный дополнительно содержит буфер пересылки вниз, включенный указанным первым шинным интерфейсом и указанным вторым шинным интерфейсом, буфер пересылки вверх, включенный между указанным первым шинным интерфейсом и указанным вторым шинным интерфейсом, набор регистров конфигурации, к указанному подключенный первому шинному интерфейсу.
- 11. Интегральная схема по п.1, отличающаяся тем, что указанный локальный процессор содержит микропроцессор.
- 12. Процессорная система, включающая в себя, по меньшей мере, один главный процессор, подсоединенный к первой шине межсоединения периферийных компонент, и, по меньшей мере, одно периферийное устройство, подсоединенное к второй шине, содержащая в единственной интегральной схеме первую внутреннюю подсоединенную к указанной первой шине, вторую внутреннюю шину, подсоединенную к указанной второй шине, шинный мост, первый шинный интерфейс, имеющий подсоединенный к указанной первой внутренней шине, и второй шинный интерфейс, подсоединенный к указанной второй внутренней шине, причем указанный шинный мост позволяет пропускать транзакции между указанной первой шиной и указанной второй шиной, локальный процессор, подсоединенный к указанному шинному мосту для обработки транзакций, принятых от внешних источников, и транзакций, поступающих на указанный первый шинный интерфейс и указанный второй шинный интерфейс, локальную шину для прохождения данных между указанным процессором и памятью, контроллер памяти для управления записями и считываниями из указанной внешней памяти с использованием данных и адресов на указанной локальной шине.
- 13. Система по п.12, отличающаяся тем, что указанная интегральная схема дополнительно содержит первую схему преобразования адреса, подсоединенную к указанной локальной шине и указанной первой внутренней шине, предназначенную для преобразования адресов входящих транзакций на указанной первой внутренней шине в адреса, используемые указанным процессором, локальным преобразования адресов выходящих транзакций на указанной локальной шине в адреса, используемые устройствами, подключенными к указанной первой шине

межсоединения первичных компонент, вторую преобразования адреса, подсоединенную к указанной локальной шине и указанной второй внутренней шине, предназначенную для преобразования адресов входящих транзакций на указанную вторую внутреннюю шину в адреса, используемые указанным средством локального процессора, и для преобразования адресов выходящих транзакций на указанной локальной шине в адреса. используемые устройством, подсоединенным к указанной второй шине.

- 14. Система по п.13, отличающаяся тем, что указанная интегральная схема дополнительно содержит схему передачи сообщений, подсоединенную к указанной первой схеме преобразования адреса, предназначенную для формирования прерывания для использования указанным локальным процессором, когда новые данные поступают на указанную первую внутреннюю шину, и для формирования прерывания, по меньшей мере, на одной линии прерывания указанной первой внутренней шины, когда указанный локальный процессор помещает данные на указанную локальную шину для использования устройством, подсоединенным к указанной первой шине.
- 15. Система по п.13, отличающаяся тем, что указанная интегральная схема дополнительно содержит первое средство арбитража шины для управления доступами к указанной первой внутренней шине между указанным первым интерфейсом шины и указанной первой схемой преобразования адреса, второе средство арбитража шины для управления доступами к указанной второй внутренней шине между указанным вторым интерфейсом шины и указанной второй схемой преобразования адреса.
- 16. Система по п.13, отличающаяся тем, что указанная интегральная схема дополнительно содержит средство арбитража локальной шины для управления доступом к указанной локальной шине от указанного процессора, указанной первой схемой преобразования адреса и указанной второй схемы преобразования адреса.

刀

Ch

0

- 17. Система по п.12, отличающаяся тем, что указанная интегральная схема дополнительно содержит первый контроллер прямого доступа к памяти, подсоединенный к указанной локальной шине и указанной первой внутренней шине для передачи блоков данных между указанной первой внутренней шиной и указанной локальной памятью, второй контроллер прямого доступа к памяти, подсоединенный к указанной локальной шине и указанной второй внутренней шине для передачи блоков данных между указанной второй внутренней шине для передачи блоков данных между указанной второй внутренней шиной и указанной памятью.
- 18. Система по п.17, отличающаяся тем, что указанная интегральная схема дополнительно содержит первое средство арбитража шины для управления доступами к указанной первой внутренней шине от

указанного первого интерфейса шины, указанной первой схемы преобразования адреса и указанного первого контроллера, второе средство арбитража шины для управления доступами к указанной второй внутренней шине от указанного второго интерфейса шины, указанной второй схемы преобразования адреса и указанного второго контроллера.

- 19. Система по п.12, отличающаяся тем, что указанная интегральная схема дополнительно содержит контроллер прерываний периферийных устройств для маршрутизации прерываний от множества источников прерываний на вход единственного прерывания указанного локального процессора, регистр состояния, определяющий, какой из указанного множества источников прерывания вызвал указанное единственное прерывание.
- 20. Система по п.12, отличающаяся тем, что указанная интегральная схема дополнительно содержит шину межсоединения интегральных схем для подключения к внешним датчикам, предназначенным для управления системой с использованием указанной интегральной схемы, интерфейс для разрешения указанному локальному процессору служить в качестве ведущего и подчиненного устройства, находящегося на указанной шине. 21. Система по п.12, отличающаяся тем,
- что указанная интегральная схема дополнительно содержит шину усовершенствования программируемого контроллера прерываний для подключения к внешним процессорам, интерфейс для разрешения обмена между указанными внешними процессорами и указанным локальным процессором.
 - 22. Система по п.12, отличающаяся тем, что указанный шинный мост дополнительно содержит буфер пересылки вниз, включенный между указанным первым шинным интерфейсом и указанным вторым шинным интерфейсом, буфер пересылки вверх, включенный между указанным первым шинным интерфейсом и указанным вторым шинным интерфейсом, набор регистров конфигурации, подключенный к указанному первому шинному интерфейсу.
 - 23. Система по п.12, отличающаяся тем, что локальный процессор содержит микропроцессор.
 - 24. Система по п.12, отличающаяся тем, что она дополнительно содержит первое средство арбитража шины для управления доступами к указанной первой внутренней шине от указанного первого интерфейса шины, указанной первой преобразования адреса и указанного первого контроллера прямого доступа к памяти, второе средство арбитража шины для управления доступами к указанной второй внутренней шине от указанного второго интерфейса шины, указанной второй схемы преобразования адреса и указанного второго контроллера.

60

PCI команды

R ∪

C 2

	Por .		7-2
	PCI команда	Инициатор:	Инициатор:
C/BE#		первичная шина	первичная шина
		Адресат:	Адресат:
		вторичная шина	первичная шина
00002	подтверждение	игнорируется	игнорируется
	прерывания		
00012	специальный цикл	игнорируется	игнорируется
00102	считывание ввода/вывода	передается	передается
00112	запись ввода/вывода	передается	передается
01002	зарезервирована	игнорируется	игнорируется
01012	зарезервирована	игнорируется	игнорируется
01102	считывание из памяти	передается	передается
01112	запись в память	передается	передается
10002	зарезервирована	игнорируется	игнорируется
10012	зарезервирована	игнорируется	игнорируется
10102	считывание конфигурации	передается	передается
10112	запись конфигурации	передается	передается
11002	коэффициент считывания	передается	передается
	иткмы ки		
11012	двойной адресный цикл	игнорируется	игнорируется
11102	шина считывания памяти	передается	передается
11112	запись в память и	передается	передается
	недостоверные данные		

Таблица 1

Таблица 2

	Пропустить	Пропустить	Пропустить	Пропустить	Пропустить
	принятую	принятую	принятую	принятую	принятую
	переслан-	задержан-	задержан-	задержан-	задержан-
Прохождение	ную	ную	ную	ную "за-	ную "за-
транзакций	"запись в	"запрос	"запрос	вершение	вершение
	память"?	на считы-	на	считыва-	записи"?
		вание"?	запись"?	ния"?	
Новая	Нет	Да	Да	Да	Да
пересланная					
"запись в					
память"					
Новая	Нет	He	He	Нет	Да
задержанная		принимать	прини-		
"запрос на			мать		
считывание"					
Новая					
задержанная	Нет	He	He	Нет	Да
"запрос на		принимать	принимать		
запись"					
Новая					
задержанная	Нет	Да	Да	Не	Не
"завершение				принимать	принимать
считывания"	į				
Новая					
задержанная	Да	Да	Да	Нет	Не
"завершение					принимать
записи"					

R ∪

N

57000

C 2

Таблица 3 Адресация регистров конфигурации моста РСІ-РСІ

	Размер	Смещение
Имя регистра	в байтах	адреса
Регистр ID продавца - VIDR	2	00Н
Регистр ID устройства - DIDR	2	02Н
Первичный регистр команд - PCMDR	2	04H
Первичный регистр состояния - PSR	2	06н
Perистр ID версии - RIDR	1	08н
Регистр кода класса - CCR	3	09Н
Регистр размера кэша - CLSR,	1	ОСН
Первичный регистр таймера задержки -PLTR	1	ODH
Регистр типа заголовка - HTR	1	0EH
Регистр номера первичной шины - PBNR	1	18н
Регистр номера вторичной шины - SBNR	1	19н
Регистр номера подчиненной шины - SubBNR	1	1AH
Вторичный регистр таймера задержки -SLTR	1	1BH
Базовый регистр ввода/вывода - IOBR	1	1CH
Регистр границы ввода/вывода - IOLR	1	1DH
Вторичный регистр состояния - SSR	2	1EH
Базовый регистр памяти - MBR	2	20н
Регистр границы памяти - MLR	2	22Н

R ∪

2

57000

C 2

Z

 \subseteq

2

5 7

0

0

0

က 2

Таблица 4а Регистр управления расширенными функциями моста - EBCR

	По умолчанию	Считывание/	Описание
		запись	
15:07	0000000002	Только	Зарезервирован
		считывание	
06	Изменяется с	Считывание/	Цикл конфигурации блоки-
	изменением	запись	рован - когда бит
	внешнего		установлен, первичный
	состояния		PCI интерфейс процессора
	линии		Р2Р будет реагировать на
	CONFIG_MODE		все циклы конфигурации с
	при сбросе		условием Retry. Когда
	первичной PCI		бит сброшен, процессор
	шины		Р2Р будет реагировать на
			соответствующие циклы

2

57000

Z

 \subseteq

N

Ü

0 0

0

	первичной PCI		нхронизации являются си-
	шины		нхронными.Если бит уста-
			новлен, то синхронизация
			первичной РСІ шины явля-
			ется асинхронной по от-
			ношению к синхронизации
			вторичной РСІ шины и си-
			нхронизации локального
			процессора. Значения по
			умолчанию для этого бита
			основаны на внешнем сос-
			тоянии линии SYNC# при
			нарастающем фронте
			P_RST#.
02	02	Считывание/	Сброс моста - когда бит
		запись	установлен, то весь мост
			PCI-PCI должен быть ус-
			тановлен в исходное сос-
			тояние (сброшен). Все
			регистры моста должны
			быть установлены в свои
			значения по умолчанию
			(за исключением бита
			сброса вторичной шины
			регистра BCR), все коне-
			чные автоматы должны
[ļ

2

57000

			феры очищены. Бит сброса
1 m			вторичной шины в регист-
			ре BCR должен быть уста-
			новлен за гарантирован-
			ное минимальное время
			сброса РСІ. Программное
			обеспечение должно быть
			запрошено на сброс этого
			бита для снятия сигнала
			сброса вторичной шины.
01	Изменяется в	Считывание/	Сброс процессора - этот
	зависимости	запись	бит устанавливает в на-
	от внешнего		чальное состояние только
	состояния		локальный процессор без
	линии		сброса вторичной стороны
	RST_MODE при		моста. Установка этого
	сбросе		бита переводит процессор
	первичной PCI		в начальное состояние и
	шины		поддерживает его. Прог-
			раммное обеспечение
			должно быть запрошено
			для очистки этого бита
			для снятия сигнала сбро-
			са локального процессо-
			ра. Значение по умолча-
			нию для этого бита осно-
			вано на внешнем состоя-

Z

N

(C)

0 0 0

Таблица 4b
Регистр состояния прерывания первичного моста - PBISR

Бит	По умолчанию	Считывание/	Описание
		запись	
31:05	0000000н	Только	Зарезервирован
		считывание	
04	02	Считывание/	Уровень сигнала P_SERR#
		очистка	установлен - этот бит
			установлен, если на пер-
			вичной РСІ шине установ-
			лен уровень сигнала
			P_SERR#
03	02	Считывание/	Преждевременное прерыва-
		OUNCTKA	ние работы ведущего уст-

			ройства РСІ - этот бит
			является установленным
	_		
			всякий раз когда транза-
	<u> </u>		кция, инициированная
			первичным ведущим интер-
			фейсом, заканчивается в
			преждевременно прерван-
			ном ведущем устройстве.
02	02	Считывание/	Прекращение работы уст-
		очистка	ройства-адресата PCI
			(ведущего) - этот бит
			является установленным
			всякий раз когда тран-
			закция, инициированная
			первичным ведущим интер-
			фейсом, преждевременно
			прерванном ведущем уст-
			ройстве.
01	02	Считывание/	Сброс устройства-адреса-
		очистка	та РСІ (адресата)- этот
			бит является установлен-
			ным всякий раз когда
			первичный интерфейс, вы-
			ступающий как адресат,
	 -		прерывает транзакцию на
	 		РСІ шине с преждевремен-
			ным прерыванием адре-

2157000

2157000 C

N

Z

Таблица 4c Регистр состояния прерывания вторичного моста - SBISR

	Бит	По умолчанию	Считывание/	Описание
			запись	
31	: 05	0000000Н	Только	Зарезервирован
			считывание	
	04	02	Считывание/	Уровень сигнала P_SERR#
			очистка	установлен - этот бит ус-
				тановлен, если на вторич-
i.				ной PCI шине установлен
				уровень сигнала P_SERR#
	03	02	Считывание/	Преждевременное прерыва-
ļ			очистка	ние работы ведущего РСІ -
				этот бит является уста-
				новленным всякий раз,
				когда транзакция, иниции-

2

57000

7
_
G
7
0
0
0
_
C

	условия:
	1)исполнительное устройс-
	тво шины устанавливает
	уровень сигнала P_PERR#
	самостоятельно или обна-
	руживает установленный
	уровень сигнала P_PERR#,
	2)исполнительное устройс-
	тво, устанавливающее бит,
	действует как "хозяин"
	шины для операции, в
	которой имеет место
	ошибка,
	3) бит отклика на ошибку
	четности (регистр команд)
	установлен.

2

57000

Таблица 4d

Вторичный регистр выбора IDSEL

R ∪

Бит	По умолчанию	Считывание/	Описание
		запись	
04	02	Считывание/	AD20-IDSEL блокирован-
		запись	Когда этот бит установлен,
			AD20 должен быть снят для
			любого возможного преобра-
			зования типа 1 к типу 0.
			Если бит очищен, то уровень
			сигнала AD20 должен быть
			установлен, когда первичные
			адреса AD[15:11]=001002 во
			время преобразования типа 1
			к типу 0.
03	02	Считывание/	AD19-IDSEL блокирован-
		запись	Когда этот бит установлен,

			AD19 должен быть снят для
			любого возможного преобра-
			зования типа 1 к типу 0.
			Если бит очищен, то уровень
			сигнала AD19 должен быть
			установлен, когда первичные
			адреса AD[15:11]=00011 ₂ во
			время преобразования типа 1
			к типу О.
02	02	Считывание/	AD18-IDSEL блокирован-
		запись	Когда этот бит установлен,
			AD18 должен быть снят для
			любого возможного преобра-
			зования типа 1 к типу 0.
			Если бит очищен, то уровень
			сигнала AD18 должен быть
	}		установлен, когда первичные
			адреса AD[15:11]=000102 во
			время преобразования типа 1
			к типу 0.
01	02	Считывание/	AD17-IDSEL блокирован-
		запись	Когда этот бит установлен,
			AD17 должен быть снят для
			любого возможного преобра-
			зования типа 1 к типу 0.
			Если бит очищен, то уровень
			сигнала AD17 должен быть
1	1	I	ı

			установлен, когда первичные
			адреса AD[15:11]=00001 ₂ во
			время преобразования типа 1
			к типу О.
00	02	Считывание/	AD16-IDSEL блокирован-
		запись	Когда этот бит установлен,
			AD16 должен быть снят для
			любого возможного преобра-
			зования типа 1 к типу 0.
			Если бит очищен, то уровень
			сигнала AD16 должен быть
			установлен, когда первичные
			апреса AD[15:11]=000002 во
			время преобразования типа 1
			к типу О.

Таблица 4e Программируемое управление приоритетом

2-битовое запрограммированное	Уровень приоритета
значение	
002	Высокий приоритет
012	Средний приоритет
102	Низкий приоритет
112	Влокировка

2

57000

2

Таблица 4f Вторичный базовый регистр ввода/вывода - SIOBR

Бит	По умолчанию	Считывание/	Описание
		запись	
07:04	OH	Считывание/	Вторичный базовый адрес
		запись	ввода/вывода- Это поле
			программируется
			S_AD[15:12] нижней части
			положительно декодирован-
			ного вторичного адресного
			диапазона ввода/вывода,
			который должен быть
			пропущен от вторичной к
			первичной стороне моста.
03:00	ОH	Только	Характеристика адресации
		считывание	ввода/вывода- Значение ОН
			означает, что мост под-
			держивает только 16-бит-
			ную адресацию.

R ∪

2

Таблица 4g Вторичный регистр границы ввода/вывода - SIOLR

R ∪

Бит	По умолчанию	Считывание/	Описание
		запись	
07:04	ОН	Считывание/	Вторичный адрес границы
		запись	ввода/вывода- Это поле
			программируется
			S_AD[15:12] верхнего поло-
			жительно декодированного
			адресного диапазона
			ввода/вывода, который дол- жен быть пропущен от вто-
		į	ричного к первичному ин-
			терфейсу.
03:00	ОН	Только	Характеристика вторичной
			адресации ввода/вывода -
			Значение ОН означает, что
			мост поддерживает только
			16-битную адресацию.

Таблица 4h Вторичный регистр базовой памяти - SMBR

Γ			Считывание/	
	Бит	По умолчанию	запись	Описание
ľ			Считывание/	Вторичный базовый адрес
	15:04	000н	запись	памяти -Это поле програм-
				мируется S_AD[31:20] ниж-
				ней части положительно
				декодированного адресного
				диапазона вторичной памя-
				ти, который должен быть
				пропущен от вторичного к
				первичному интерфейсу.
-			Только	
	03:00	ОН	считывание	Зарезервированы

N

57000

Таблица 4i Вторичный регистр границы памяти - SMLR

		Считывание/	
Бит	По умолчанию	запись	Описание
15:04	000н	Считывание/	Вторичный адрес границы
		запись	памяти - Это поле програм-
			мируется S_AD[31:20] верх-
			них значений вторичного
	And the second s		адресного диалазона, кото-
			рый должен быть пропущен
			от вторичной к первичной
			стороне.
03:00	ОН	Только	Зарезервирован
		считывание	

2

57000

Таблица 4j Вторичный регистр разрешения декодирования — SDER

Бит	По умолчанию	Считывание/	Описание
		запись	
15:04	00000000000002	Только	Зарезервирован
		считывание	
03	02	Считывание/	Разрешение приватного адре-
		эапись	сного пространства - когда
			бит установлен, он блоки-
			рует передачу мостом адре-
			сов в адресном диапазоне
			SMBR/SMLR. Это создает при-
			ватное адресное пространст-
	:		во на вторичной РСІ шине,
			что разблокирует транзакции
			"равный к равному".
02	02	Считывание/	Разрешение вторичного деко-
		запись	дирования с вычитанием -
			Когда этот бит установлен,
	:		он разрешает вторичному ин-
			терфейсу использовать деко-
			дирование с вычитанием (5
			импульсов после установле-
	;		ния уровня S_FRAME#) для
			востребования транзакций на

			вторичной шине. Любая тран-
			закция, не востребованная
			4-мя импульсами после
			S_FRAME#, будет востребова-
			на вторичным интерфейсом на
			5-м импульсе и передана в
			первичный РСІ интерфейс.
01	O ₂	Считывание/	Разрешение вторичного поло-
		запись	жительного декодирования
			памяти - когда бит установ-
			лен, он разрешает вторично-
			му интерфейсу положительно
			декодировать адреса памяти
			на вторичной шине. Адреса в
			адресном диапазоне
			SMBR/SMLR должны быть пере-
			даны через мост. Обратное
			декодирование должно быть
			заблокировано.
00	02	Считывание/	Разрешение вторичного поло-
		запись	жительного декодирования
			ввода/вывода - когда бит
			установлен, он разрешает
			вторичному интерфейсу мос-
			тового устройства положите-
			льно декодировать адреса
	 		ввода/вывода на вторичной

2

57000

		шине	e. A	дреса	В	адресной
		паре	s.	IOBR/S	IOLR	должны
		быть	, пер	еданы	чер	ез мост.
i		0 o pa	атное	декод	ирова	ание дол-
		жно	быть	забло	киров	вано.
						ŀ

Таблица 5 Поддержка команд ATU

	Востребованные	Сформированная
Тип РСІ-команды	на выход	выходящими
	транзакции	транзакциями
Считывание ввода/вывода	Нет	Да
Запись ввода/вывода	Her	Да
Считывание памяти	Да	Да
Запись в память	Да	Да
Запись в память и недостовер-	Да	Нет
ные данные		
Шина считывания памяти	Да	Нет
Коэффициент считывания из	Да	Нет
памяти		
Считывание конфигурации	Да	Да
Запись конфигурации	Да	Да
Двойной адресный цикл	Нет	Да

N

57000

Таблица 6 Регистры РСІ-конфигурации устройства преобразования адресов

		<u> </u>	Смещение
	i		
Имя регистра	Размер	Номер рестра	адреса
	регистра	цикла PCI-	цикла
	в битах	конфигурации	локального
			процессора
Идентификатор производи-	16	0	00Н
теля АТИ			
Идентификатор устройства	16	0	02H
ATU			
Регистр команд первичного	16	1	04H
ATU			
Регистр состояния первич-	16	1	06Н
HOTO ATU			
Идентификатор версии ATU	8	2	08Н
Код класса ATU	24	2	09н
Размер кэша ATU	8	3	0CH
Таймер задержки ATU	8	3	ODH
Тип заголовка ATU	8	3	OEH
Peructp BIST	. 8	3	OFH
Базовый адрес первичного	32	4	10H
входного ATU			
Зарезервирован	32	5	14H
Зарезервирован	32	6	18H

N

57000

Зарезервирован	32	7	1 077
зарезервирован	32	,	1CH
Зарезервирован	32	8	20H
Зарезервирован	32	9	24H
Зарезервирован	32	10	28Н
Зарезервирован	32	11	2CH
Базовый адрес расширенно-	32	12	30H
ro ROM			
Зарезервирован	32	13	34H
Зарезервирован	32	14	38H
Шина прерывания ATU	8	15	ЗСН
Линия прерывания ATU	8	15	3DH
Минимальное предоставле-	8	15	ЗЕН
ние ATU			
Максимальная задержка ATU	8	15	3FH
Регистр границы первично-	32	16	4 O H
го входного ATU			
Регистр значения преобра-	32	17	44H
-доха отониваеп киньвог			
HOPO ATU			
Регистр базового адреса	32	18	48H
вторичного входного ATU			
Регистр границы вторично-	32	19	4CH
го входного ATU	•		
Регистр значения преобра-	32	20	50H
зования вторичного вход-			
HOPO ATU			
Первичный выходной	32	21	54H
<u> </u>		<u> </u>	

N

57000

регистр значения окна Памяти Зарезервирован Первичный выходной ре- гистр окна ввода/вывода Первичный выходной ре- тистр значения окна DAC Первичный выходной ре- згистр верхних битов 64- битного DAC Вторичный выходной ре- згистр значения окна па- мяти Вторичный выходной ре- згистр окна ввода/вывода Зарезервирован Зарезервиро				
Зарезервирован 32 22 58H Первичный выходной регистр окна ввода/вывода 32 23 5CH Первичный выходной регистр значения окна DAC 32 24 60H Первичный выходной регистр значения окна палияти 32 25 64H Вторичный выходной регистр значения окна палияти 32 26 68H Вторичный выходной регистр окна ввода/вывода 32 27 6CH Зарезервирован 32 28 70H Регистр границы расширенной памяти ROM 32 29 74H Регистр значения преобразования расширенной памяти ROM 32 30 78H Зарезервирован 32 31 7CH Зарезервирован 32 31 7CH Зарезервирован 32 33 84H Регистр конфигурации ATU 32 34 88H Зарезервирован 32 35 8CH	регистр эначения окна	,		ļ
Первичный выходной ре- гистр окна ввода/вывода Первичный выходной ре- гистр значения окна DAC Первичный выходной ре- гистр верхних битов 64- битного DAC Вторичный выходной ре- гистр значения окна па- мяти Вторичный выходной ре- гистр окна ввода/вывода Зарезервирован З2 28 70H Регистр границы расширен- ной памяти ROM Регистр значения преобра- з2 30 78H Зарезервирован З2 31 7CH Зарезервирован З2 32 80H Зарезервирован З2 33 84H Регистр конфигурации АТU З2 34 88H Зарезервирован З3 35 8CH	памяти			
Первичный выходной ре- тистр значения окна DAC Первичный выходной ре- пистр верхних битов 64- битного DAC Вторичный выходной ре- тистр значения окна па- мяти Вторичный выходной ре- тистр окна ввода/вывода Зарезервирован Регистр границы расширен- ной памяти ROM Регистр значения преобра- зования расширенной памя- ти ROM Зарезервирован З2 31 7CH Зарезервирован З2 32 80H Зарезервирован З2 33 84H Регистр конфигурации АТU З2 34 88H Зарезервирован З2 34 88H Зарезервирован З2 34 88H	Зарезервирован	32	22	58Н
Первичный выходной ре- 32 24 60H гистр значения окна DAC Первичный выходной ре- 32 25 64H гистр верхних битов 64- Ситного DAC Вторичный выходной ре- 32 26 68H Вторичный выходной ре- 32 27 6CH гистр эначения окна па- 32 27 6CH гистр окна ввода/вывода 32 28 70H Регистр границы расширен- 32 29 74H ной памяти ROM 32 30 78H эования расширенной памя- 32 30 78H Зарезервирован 32 31 7CH Зарезервирован 32 33 84H Регистр конфигурации ATU 32 34 88H Зарезервирован 32 35 8CH	Первичный выходной ре-	32	23	5CH
гистр значения окна DAC Первичный выходной ре- 32 25 64H гистр верхних битов 64- 64- 68H 68H битного DAC 32 26 68H Вторичный выходной ре- 32 27 6CH гистр окна ввода/вывода 32 28 70H Регистр окна ввода/вывода 32 29 74H ной памяти ROM 29 74H Регистр значения преобра- 32 30 78H зования расширенной памя- 32 31 7CH Зарезервирован 32 31 7CH Зарезервирован 32 33 84H Регистр конфигурации АТО 32 34 88H Зарезервирован 32 35 8CH	гистр окна ввода/вывода			
Первичный выходной ре- 32 25 64H гистр верхних битов 64- 64- 68H Оитного DAC Вторичный выходной ре- 32 26 68H гистр значения окна па- 32 27 6CH гистр окна ввода/вывода 32 28 70H Регистр границы расширен- 32 29 74H ной памяти ROM 32 30 78H зования расширенной памя- 32 31 7CH зарезервирован 32 31 7CH Зарезервирован 32 33 84H Регистр конфигурации ATU 32 34 88H Зарезервирован 32 35 8CH	Первичный выходной ре-	32	24	60Н
ТИСТР ВЕРХНИХ ОИТОВ 64- СИТНОГО DAC ВТОРИЧНЫЙ ВЫХОДНОЙ РЕ- ТИСТР ЗНАЧЕНИЯ ОКНА ПА- МЯТИ ВТОРИЧНЫЙ ВЫХОДНОЙ РЕ- ТИСТР ОКНА ВВОДА/ВЫВОДА Зарезервирован Регистр границы расширен- НОЙ ПАМЯТИ ROM Регистр значения преобра- З2 З0 78H Зарезервирован З2 З1 7CH Зарезервирован З2 З1 7CH Зарезервирован З2 З2 ВОН Зарезервирован З3 З2 ВОН Зарезервирован З4 З3 В4Н Регистр конфигурации АТU З2 З4 В6Н Зарезервирован З2 З5 ВСН	гистр значения окна DAC			
Вторичный выходной ре- 32 26 68H гистр значения окна па- мяти Вторичный выходной ре- 32 27 6CH гистр окна ввода/вывода Зарезервирован 32 28 70H Регистр границы расширен- 32 29 74H ной памяти ROM Регистр значения преобра- 32 30 78H зования расширенной памя- ти ROM Зарезервирован 32 31 7CH Зарезервирован 32 32 80H Зарезервирован 32 33 84H Регистр конфигурации ATU 32 34 88H Зарезервирован 32 35 8CH	Первичный выходной ре-	32	25	64H
Вторичный выходной ре- тистр значения окна па- мяти Вторичный выходной ре- тистр окна ввода/вывода Зарезервирован Регистр границы расширен- ной памяти ROM Регистр значения преобра- зования расширенной памя- ти ROM Зарезервирован З2 З1 ТСН Зарезервирован З2 З3 З4 З8 З6 З6 З8 З6 З6 З8 З6 З6 З8 З6	гистр верхних битов 64-			
ТИСТР ЗНАЧЕНИЯ ОКНА ПА- МЯТИ ВТОРИЧНЫЙ ВЫХОДНОЙ РЕ- ГИСТР ОКНА ВВОДА/ВЫВОДА Зарезервирован З2 28 70H Регистр границы расширен- ной памяти ROM Регистр значения преобра- з2 30 78H Зования расширенной памя- ти ROM Зарезервирован З2 31 7CH Зарезервирован З2 32 80H Зарезервирован З2 33 84H Регистр конфигурации ATU 32 34 88H Зарезервирован З2 35 8CH	битного DAC			
Вторичный выходной ре- 32 27 6CH гистр окна ввода/вывода Зарезервирован 32 28 70H Регистр границы расширен- 32 29 74H ной памяти ROM Регистр значения преобра- 32 30 78H зования расширенной памя- ти ROM Зарезервирован 32 31 7CH Зарезервирован 32 32 80H Зарезервирован 32 33 84H Регистр конфигурации ATU 32 34 88H Зарезервирован 32 35 8CH	Вторичный выходной ре-	32	26	68н
Вторичный выходной ре- 32 27 6CH гистр окна ввода/вывода Зарезервирован 32 28 70H Регистр границы расширен- 32 29 74H ной памяти ROM Регистр значения преобра- 32 30 78H зования расширенной памя- ти ROM Зарезервирован 32 31 7CH Зарезервирован 32 32 80H Зарезервирован 32 33 84H Регистр конфигурации ATU 32 34 88H Зарезервирован 32 35 8CH	гистр значения окна па-			
гистр окна ввода/вывода Зарезервирован 32 28 70H Регистр границы расширен- 32 29 74H ной памяти ROM Регистр значения преобра- 32 30 78H зования расширенной памя- 70 70 70 70 70 70 70 70 70 70 70 70 70	мяти	ļ		
Зарезервирован 32 28 70Н Регистр границы расширен- 32 29 74Н ной памяти ROM 32 30 78Н Регистр значения преобра- 32 30 78Н зования расширенной памя- 32 31 7CH Зарезервирован 32 31 7CH Зарезервирован 32 32 80Н Зарезервирован 32 33 84Н Регистр конфигурации ATU 32 34 88Н Зарезервирован 32 35 8CН	Вторичный выходной ре-	32	27	6СН
Регистр границы расширен- 32 29 74Н ной памяти ROM 32 30 78Н Регистр значения преобра- 32 30 78Н зования расширенной памя- 32 31 7СН Зарезервирован 32 31 7СН Зарезервирован 32 32 80Н Зарезервирован 32 33 84Н Регистр конфигурации АТИ 32 34 88Н Зарезервирован 32 35 8СН	гистр окна ввода/вывода			
ной памяти ROM Регистр значения преобратования расширенной памятити ROM Зарезервирован 32 31 7CH Зарезервирован 32 32 80Н Зарезервирован 32 33 84Н Регистр конфигурации ATU 32 34 88Н Зарезервирован 32 35 8CH	Зарезервирован	32	28	70H
Регистр значения преобра- 32 30 78Н зования расширенной памя- 32 31 7СН Зарезервирован 32 31 7СН Зарезервирован 32 32 80Н Зарезервирован 32 33 84Н Регистр конфигурации АТИ 32 34 88Н Зарезервирован 32 35 8СН	Регистр границы расширен-	32	29	74H
эования расширенной памя- ти ROM Зарезервирован 32 31 7CH Зарезервирован 32 32 80H Зарезервирован 32 33 84H Регистр конфигурации ATU 32 34 88H Зарезервирован 32 35 8CH	ной памяти ROM			
ти ROM Зарезервирован 32 31 7CH Зарезервирован 32 32 80H Зарезервирован 32 33 84H Регистр конфигурации ATU 32 34 88H Зарезервирован 32 35 8CH	Регистр значения преобра-	32	30	78н
Зарезервирован 32 31 7CH Зарезервирован 32 32 80H Зарезервирован 32 33 84H Регистр конфигурации АТИ 32 34 88H Зарезервирован 32 35 8CH	зования расширенной памя-			ļ
Зарезервирован 32 32 80H Зарезервирован 32 33 84H Регистр конфигурации ATU 32 34 88H Зарезервирован 32 35 8CH	ти ROM			Ç
Зарезервирован 32 33 84H Регистр конфигурации ATU 32 34 88H Зарезервирован 32 35 8CH	Зарезервирован	32	31	7CH
Регистр конфигурации ATU 32 34 88H Зарезервирован 32 35 8CH	Зарезервирован	32	32	80Н
Зарезервирован 32 35 8СН	Зарезервирован	32	33	84H
	Регистр конфигурации ATU	32	34	88H
Регистр состояния преры- 32 36 90Н	Зарезервирован	32	35	8СН
	Регистр состояния преры-	32	36	90Н

N

57000

TOWER TOWERS		<u> </u>	
вания первичного ATU			
Регистр состояния преры-	32	37	94H
вания вторичного ATU			
Регистр команд вторичного	32	38	98н
ATU			
Вторичный выходной ре-	32	39	9CH
гистр значения окна DAC			
Вторичный выходной ре-	32	40	AOH
гистр верхних битов 64-			
битного DAC			
Первичный выходной адрес-	32	41	A4H
ный регистр цикла конфи-			
гурации			
Первичный выходной адрес-	32	42	A8H
ный регистр цикла конфи-			
гурации			
Первичный выходной ре-	32	Не доступен в	ACH
гистр данных цикла конфи-		пространстве	
гурации		конфигурации	
		PCI	
Вторичный выходной ре-	32	Не доступен в	вон
гистр данных цикла конфи-		пространстве	E.
гурации		конфигурации	
		PCI	
Зарезервирован	32	45	В4Н
Зарезервирован	32	46	В8Н
Зарезервирован	32		ВСН
Зарезервирован	32		СОН

Таблица 7а Регистр границы первичного входного ATU - PILR

Бит	По умолчанию	Считывание/	Описание
		запись	
31:04	000000Н	Только	Первичная входная граница
		считывание	преобразования - Это зна-
			чение считывания только что
			записанной информации, ко-
			торое определяет размер
			блока памяти, требуемого
Į.			для устройства преобразова-
			ния первичного ATU
03:00	00002	Только	Зарезервирован
		считывание	

Таблица 7b Регистр значения преобразования первичного входного ATU - PIATVR

Бит	По умолчанию	Считывание/	Описание
		запись	
31:02	0000.0800н	Только	Значение преобразования
		считывание	первичного входного ATU -
			Этот регистр содержит зна-
	i		чение для преобразования
			адреса первичной РСІ-шины в
			локальные адреса. Значение
			преобразования первичного
			входящего адреса должно
			быть словом, выровненным на
			локальной шине. Адрес по
			умолчанию разрешает обраще-
			ние устройства преобразова-
			ния к внутренним отображен-
			ным в память регистрам ло-
			кального процессора Р2Р
01:00	002	Только	Зарезервирован
		считывание	

R U

2

57000

Таблица 7c
Регистр базового адреса вторичного входящего ATU - SIABAR

Бит	По	Считывание/	Описание
	умолчанию	запись	
31:04	XXXXXXXH	Считывание/	Вторичный базовый адрес
		запись	преобразования- эти биты оп-
			ределяют реальное положение,
			которому должна соответство-
			вать функция вторичного пре-
			образования, когда она адре-
			суется из вторичной РСІ-шины.
			Размер блока по умолчанию
			является неопределенным.
03	12	Только	Индикатор предварительной вы-

2157000

N

Z

N

S

Таблица 7d Регистр границы вторичного входного ATU - SIALR

Бит	По умолчанию	Считывание/	Описание
		запись	
31:04	0000000н	Только	Вторичная граница входного
		считывание	ATU - Это значение считы-
			вания только что записан-
			ной информации, которое
			определяет размер блока
			памяти, требуемого для
			устройства преобразования
			вторичного ATU
03:00	00002	Только	Зарезервирован
		считывание	

N

Таблица 7e
Регистр значения преобразования вторичного входного
АTU - SIATVR

Бит	По умолчанию	Считывание/	Описание
		запись	
31:02	0000.0800н	Только	Значение преобразования
		считывание	вторичного входного ATU -
			Это значение используется
			для преобразования адреса
			вторичной РСІ-шины в лока-
			льный адрес. Значение пре-
			образования вторичного
			вкодящего адреса должно
			быть словом, выровненным по
			локальной шине. Адрес по
			умолчанию должен разрешать
			обращение устройства преоб-
			разования к внутренним Р2Р
			регистрам.
01:00	002	Только	Зарезервирован
		считывание	

Таблица 7f Первичный выходной регистр значения окна памяти - POMWVR

Бит	По	Считывание/	Описание
	умолчанию	запись	
31:02	00000000н	Считывание/	Значение первичного выходного
		запись	MW - Это значение используется
			для преобразования локального
			адреса в PCI-адреса.
01:00	002	Только	Порядок разбивки - это битовое
		считывание	поле указывает адресную после-
İ			довательность во время разбив-
			ки памяти. Все адресаты должны
			проверять состояние нулевых и
			единичных адресных битов для
			определения последовательности
			адресации памяти, которую
			инициатор предназначает для
			использования во время пакет-
			ной передачи. (00 $_2$) Линейная,
			или последовательная, последо-
			вательность адресации во время
			разбивки.

Таблица 7 д Первичный выходной регистр значения окна ввода/вывода - POIOWVR

Бит	По	Считывание/	Описание
	умолчанию	запись	
31:02	0000.0000н	Считывание/	Первичное выходное значение
		запись	окна ввода/вывода - Это зна-
			чение используется для преоб-
			разования локальных адресов в
			РСІ-адреса.
01:00	002	Только	Порядок разбивки - это бито-
		считывание	вое поле указывает адресную
			последовательность во время
			разбивки памяти. Все адресаты
			должны проверять состояние
			нулевых и единичных адресных
			битов для определения после-
			довательности адресации памя-
			ти, которую инициатор пред-
			назначает для использования
			во время пакетной передачи,
			(00 ₂) Линейная, или последо-
			вательная последовательность
			адресации во время разбивки

N

57000

Таблица 7h
Первичный выходной регистр значения окна DAC - PODWVR

Бит	По	Считывание/	Описание
	умолчанию	запись	
31:02	00000000н	Считывание/	Первичное выходное значение
		запись	окна DAC - Это значение пер-
			вичное ATU используется для
			преобразования локального ад-
			реса в РСІ-адреса.
01:00	002	Только	Порядок разбивки - это бито-
		считывание	вое поле указывает адресную
			последовательность во время
			разбивки памяти. Все адресаты
			должны проверять состояние
			нулевых и единичных адресных
			битов для определения после- довательности адресации памя-
			ти, которую инициатор пред-
	<u>.</u>		наэначает для использования
			во время пакетной передачи.
			(00_2) Линейная, или последова-
			тельная, последовательность
			адресации во время разбивки.

2

RU 2157000 C2

Таблица 7i Первичный выходной регистр верхних битов 64-битного
DAC - POUDR

Бит	По	Считывание/	Описание
	умолчанию	запись	
31:00	0000.0000н	Считывание/	Эти биты определяют верхние
		запись	32 бита адреса, управляемого
			во время двойного адресного
			цикла (DAC).

Таблица 7j Вторичный выходной регистр значения окна памяти - SOMWVR

Бит	По	Считывание/	Описание
	умолчанию	запись	
31:02	0000.0000н	Считывание/	Вторичное выходное значение
		запись	окна памяти - Это значение
			используется для преобразова-
			ния локальных адресов в PCI-
			адреса.
01:00	002	Только	Порядок разбивки - это бито-
		считывание	вое поле указывает адресную
			последовательность во время
			разбивки памяти. Все адресаты
			должны проверять состояние
			нулевых и единичных адресных
			битов для определения после-
			довательности адресации памя- ти, которую инициатор предназ-
			начает для использования во
			время пакетной передачи.
			(00_2) Линейная, или последова-
			тельная, последовательность
			адресации во время разбивки.

N

57000

Вторичный выходной регистр эначения окна ввода/вывода - SOIOWVR

Бит	По	Считывание/	Описание
	умолчанию	запись	
31:02	0000.0000н	Считывание/	Вторичное выходное значение
		запись	окна ввода/вывода - Это зна-
			чение используется для
			преобразования локальных ад-
			ресов в РСІ-адреса.
01:00	002	Только	Порядок разбивки - это би-
Ì		считывание	товое поле указывает
	:		адресную последовательность
			во время разбивки памяти.
			Все адресаты должны прове-
			рять состояние нулевых и
			единичных адресных битов для
			определения последовательно-
<u> </u> 			сти адресации памяти,
			которую инициатор предназна-
			чает для использования во
			время пакетной передачи.
			(00_2) Линейная, или последо-
			вательная, последователь-
			ность адресации во время
			разбивки.

N

57000

таблица 7. $\mbox{\sc B}$ Регистр границы расширенной памяти ROM - ERLR

Бит	По	Считывание/	Описание
	умолчанию	запись	
31:11	000000Н	Только	Граница расширенной памяти
		считывание	ROM — размер блока памяти,
			требуемого для устройства
			преобразования расширенной
			памяти ROM. Значение по умол-
			чанию, равное 0, означает,
			что адресное пространство не
			является расширенной памятью
			ROM.
01:00	002	Только	Зарезервировано
		считывание	

N

57000

Бит	По	Считывание/	Описание
	умолчанию	запись	
31:02	00000000н	Только	Значение преобразования рас-
		считывание	ширенной памяти ROM локального
		ļ	процессора - Это значение ис-
			пользуется для преобразования
			PC1-адресов в локальные адреса
			для обращения к расширенной
			памяти ROM.
			Значение преобразования адреса
			расширенной памяти ROM должно
			быть словом, выровненным по
			локальной шине.
01:00	002	Только	Зарезервировано
		считывание	

C

0

0 0

2

Таблица 7n

выходной регистр значения окна

ввода/вывода.

C N

Z N Ü 0 0

Бит По Считывание/ Описание умолчанию запись 00000Н 31:12 Только Зарезервировано считывание 11 02 Считывание/ Режим загрузки вторичной РСІ-Если установлен, то вторичное запись АТИ будет востребовать обращения ко всей локальной шине с адресами, находящимися в диапазоне FE000000H-FFFFFFFH. Это позволяет локальному процессору самозагружаться со вторичной РСІ-шины. Алгоритм преобразования будет использовать в этом режиме вторичный

Регистр конфигурации ATU - ATUCR

10	02	Только	Зарезервировано
		считывание	
09	02	Только	Зарезервировано
		считывание	
08	02	Считывание/	Разрешение прямой адресации -
		запись	Установка этого бита разрешает
			прямую адресацию через устрой-
			ства ATU. Циклы локальной шины
			с адресами между 0000.1000Н и
			07FFF.FFFFH должны быть авто-
			матически переданы на PCI-шину
			без какого-либо преобразования
			адреса. АТИ, которое требует
			прямого преобразования адреса-
			ции, зависит от бита выбора
			прямой адресации вторичной
			шины.
07	02	Считывание/	Выбор прямой адресации вторич-
		запись	ной шины - Установка этого
			бита приводит к прямой адреса-
			ции выходящих транзакций,
			которые должны быть переданы
			через вторичное ATU во
			вторичную РСІ-шину. Когда бит
			очищен, прямая адресация испо-
			льзует первичное ATU и
			первичную РСІ-шину. Бит разре-

			шения прямой адресации должен
			быть установлен для разрешения
			прямой адресации.
06	02	Считывание/	Разрядность расширенной ROM -
		запись	когда очищен, этот бит
			означает, что используется 8-
			битовая расширенная ROM. Когда
			установлен, этот бит означает,
		1	что используется 32-битовая
			расширенная ROM. Этот бит
			используется совместно с раз-
			решением декодирования адреса
			(бит 0) регистра ERBAR.
05	02	Считывание/	Разрешение прерывания по сиг-
		запись	налу об ошибке PCI вторичного
			ATU - Этот бит действует как
	,		маска для битов 4:0 регистра
			состояния прерывания вторично-
			го ATU. Установка этого бита
			разрешает прерывание к локаль-
			ному процессору, когда любой
			из этих битов ўстановлен в
			SATUISR. Ounctka storo onta
			блокирует прерывание.
04	02	Считывание/	Разрешение прерывания по сиг-
1		запись	налу об ошибке РСІ первичного
		1	

2

57000

			маска для битов 4:0 регистра
		í	состояния прерывания первично-
			го ATU. Установка этого бита
			разрешает прерывание к локаль-
			ному процессору, когда любой
			из этих битов установлен в
			PATUISR. Ovuctka этого бита
			блокирует прерывание,
03	02	Считывание/	Разрешение прерывания ATU от
		запись	BIST (встроенного самоконтро-
			ля) - Установка этого бита
			разрешает прерывание к локаль-
			ному процессору, когда началь-
			ный бит BIST установлен в
			регистре ATUBISTR. Этот бит
			также является скопированным
			как бит 7 возможности BIST в
			peructpe ATUBISTR.
02	02	Считывание/	Разрешение вторичного выходно-
		запись	го ATU - Установка этого бита
			разблокирует вторичное выход-
			ное устройство преобразования
			адреса.
			Очистка блокирует ATU.
01	02	Считывание/	Разрешение первичного выходно-
		запись	го ATU - Установка этого бита
			разблокирует первичное выход-
1		1	

2

5 7 0

0 0

			ное устройство преобразования
			адреса. Очистка блокирует
			первичное выходное ATU.
00	02	Считывание/	Разрешение прерывания входного
		запись	"дверного колокольчика" - Если
			установлен, то этот бит разре-
			шает устройству сообщений ге-
			нерировать прерывание локаль-
		}	ного процессора для каждой
			операции записи во входной
			регистр "дверного колокольчи-
			ка". Если очищен, то никакого
			прерывания не генерируется.

Бит По Считывание/ Описание умолчанию запись 31:11 000000Н Только Зарезервировано считывание 10 02 Только Зарезервировано считывание 9 02 Только Зарезервировано считывание 8 0_2 Считывание/ Прерывание ATU от BIST (встроочистка енный самоконтроль). Если этот бит установлен, то главный процессор производит начальный BIST, бит 6 регистра ATUBISTR, разрешено прерывание ATU от BIST, бит 12 регистра ATUCR является разрешенным. Локальный процессор может иницииропрограммный вать BIST и сохранить результат в битах

ァ C

Ü

0 0 0

	•		[3:0] регистра ATUBISTR.
07	02	Только	Зарезервировано
		считывание	
06	O ₂	Считывание/	Сбой памяти локального процес-
		очистка	сора - Этот бит является уста-
			новленным, когда контроллер
			памяти определяет сбой памяти,
			а первичное ATU было ведущим
			устройством для транзакции.
05	02	Считывание/	Сбой шины локального процессо-
		очистка	ра - Этот бит является уста-
			новленным, когда контроллер
			памяти определяет сбой шины, а
			первичное ATU было ведущим
			устройством для транзакции.
04	O ₂	Считывание/	Установлен уровень сигнала
		очистка	P_SERR# - этот бит устанавли-
			вается всякий раз когда уро-
			вень сигнала P_SERR# устанав-
			ливается на шине PCI.
03	02	Считывание/	Преждевременное прерывание ра-
		очистка	боты ведущего PCI- этот бит
			является установленным всякий
			раз, когда транзакция, иници-
			ированная интерфейсом ведущего
			ATU, заканчивается в прежде-
			временно прерванном ведущем

2

57000

Z

 \subseteq

0

0

റ

N

	шины	для	опе	рации	, в	кол	горой
	имеет	мест	ro o	шибка	, 3)	бит	отк-
	лика	на		ошибк	У	четн	ности
	(реги	стр	ком	анд)	уст	анов	влен.
	Этот	бит	0	чищае	гся	гла	авным
	проце	ccopo	OM,	выпој	иянг	ЩИМ	опе-
	рацию	счі	итые	ания/	очис	тки	над
	битом	8 pe	эгис	тра Р	ATUS	R.	

Таблица 7p Регистр состояния прерывания вторичного ATU - SATUISR

2

57000

Бит	По	Считывание/	Описание
	умолчанию	запись	
31:07	0000000н	Только	Зарезервировано
		Считывание	
06	02	Считывание/	Сбой памяти локального про-

		очистка	цессора - Этот бит является
			установленным, когда контрол-
			лер памяти определяет сбой
			памяти, а вторичное ATU было
			ведущим устройством для
			транзакции.
05	02	Считывание/	Сбой шины локального процес-
		очистка	сора - Этот бит является ус-
			тановленным, когда контроллер
			памяти определяет сбой шины,
			а вторичное ATU было ведущим
			устройством для транзакции.
04	02	Считывание/	Установлен уровень сигнала
;		очистка	P_SERR# - этот бит устанав-
			ливается всякий раз, когда
		<u>.</u>	уровень сигнала P_SERR# уста-
			навливается на шине PCI.
03	02	Считывание/	Преждевременное прерывание
		очистка	работы ведущего РСІ - этот
			бит является установленным
			всякий раз, когда транзакция,
			инициированная интерфейсом
			ведущего ATU, заканчивается в
			преждевременно прерванном ве-
			дущем устройстве.
02	02	Считывание/	Преждевременное прерывание
		очистка	работы ведущего РСІ (ведуще-
I	I	1	1

2

57000

			го) - этот бит устанавливает-
Í Í			ся всякий раз, когда транзак-
			_
			ция, инициированная интерфей-
			сом ведущего ATU, заканчива-
			ется в преждевременно прерва-
			нном ведущем устройстве.
01	02	Считывание/	Преждевременное прерывание
		запись	работы ведущего РСІ(адресата)
			- этот бит устанавливается
			всякий раз, когда интерфейс
			ATU, выступающий как адресат,
			преждевременно прерывает тра-
			нзакцию на РСІ-шине со
			сбросом адресата.
00	02	Считывание/	Ошибка четности ведущего PCI-
		запись	интерфейс ATU устанавливает
			этот бит, когда удовлетво-
			ряются три условия: 1)испол-
			нительное устройство шины
			устанавливает уровень сигнала
			P_PERR# самостоятельно или
			обнаруживает ўстановленный
	1		уровень сигнала P_PERR#,
			2)исполнительное устройство,
	·		устанавливающее бит, действу-
			ет как "хозяин" шины для опе-
			рации, в которой имеет место

	ошибка,	3)бит	отклика	на на
	ошибку	четности	(регистр	р ко-
	манд)	установле	н. Этот	бит
	очищает	гся главн	ым проц	ecco-
	ром,	выполняющ	им опе	рацию
	считыва	ания/очист	ки над	битом
	8 регис	crpa PATUS	R.	

Таблица 7q

Регистр команд вторичного ATU - SATUCMD

R ∪

N

57000

Бит	По	Считывание/	Описание
	умолчанию	запись	
31:10	000000н	Только	Зарезервировано
		считывание	
09	02	Считывание/	Разрешение быстрой передачи
		запись	"туда-обратно" - Если этот
			бит очищен, то интерфейсу
			вторичного ATU не разрешено
			генерировать циклы быстро
			передачи "туда-обратно" на
			своей шине.

80	02	Считывание/	Разрешение S_SERR# - Если
		запись	этот бит очищен, интерфейсу
			вторичного ATU не разрешено
			устанавливать уровень сигнала
			S_SERR# на интерфейсе PCI.
07	02	Только	Управление циклом ожидания -
		считывание	управляет пошаговым выполне-
			нием команд адрес/данные. Не
			реализовано и битовое поле
			зарезервировано.
06	02	Считывание/	Разрешение проверки четности
		запись	- этот бит установлен, то
			интерфейс вторичного ATU дол-
			жен предпринять обычные дейс-
			твия при определении ошибки
			четности. Если бит очищен,
			проверка четности блокируется,
05	02	Только	Разрешение просмотра палитры
		считывание	VGA - интерфейс вторичного
			ATU не поддерживает операции
			ввода/вывода и поэтому не
			выполняет просмотр палитры
			VGA.
04	02	Только	Разрешение записи и недосто-
		считывание	верные данные - не применимо.
			Не реализовано и битовое поле
			зарезервировано.
į		1	ı

03	02	Только	Разрешение специального цикла
	02		
		считывание	- интерфейс ATU не откликает-
ĺ			ся на специальные циклические
			команды в любом случае. Не
			применимо. Не реализовано и
		:	битовое поле зарезервировано.
02	02	Считывание/	Разрешение "хозяина" шины-
		запись	интерфейс вторичного ATU
			имеет способность выступать в
			качестве ведущего устройства
			на шине PCI. Значение 0 бло-
			кирует устройство от генери-
			рования обращений к PCI. Зна-
			чение 1 разрешает устройству
		<u> </u>	выступать как "хозяин" шины.
			Этот бит разрешения также
			управляет ведущим интерфейсом
		i i	каналов DMA 0 и 1. Бит должен
			быть установлен прежде иници-
			ализации передачи с использо-
			ванием DMA на шине PCI.
01	02	Считывание/	Разрешение памяти - управляет
		запись	откликом интерфейса вторично-
			го ATU к адресам памяти PCI.
			Если этот бит очищен, интер-
			фейс ATU не откликается на
			любые обращения к памяти на

N

57000

			шине PCI.			
00	02	Только	Разрешение пространства			
		считывание	ввода/вывода - управляет отк-			
			ликом интерфейса вторичного			
			ATU на транзакции ввода/выво-			
			да на первичной стороне. Не			
			реализовано и битовое поле			
			зарезервировано.			

 ${
m Taблицa} \ 7 \ {
m r}$ Вторичный выходной регистр ${
m 3havehug} \ {
m okha} \ {
m DAC} \ - \ {
m SODWVR}$

Бит	По	Считывание/	Описание
	 умолчанию 	запись	
31:02	00000000н	Считывание/	Вторичное выходное значение
		запись	окна DAC - Это значение
			вторичное ATU использует для
	!		преобразования локального ад-
			реса в РСІ-адреса.
01:00	002	Только	Порядок разбивки - это битовое
		считывание	поле указывает адресную после-
			довательность во время разбив-
			ки памяти. Все адресаты должны
			проверять состояние нулевых и
			единичных адресных битов для
			определения последовательности
			адресации памяти, которую ини-
			циатор предназначает для
	·		использования во время пакет-
			ной передачи. (00 $_2$)Линейная,
			или последовательная, последо-
			вательность адресации во время
			разбивки.

Таблица 7s Вторичный выходной регистр верхних битов 64-битового DAC - SOUDR

Бит	По умолчанию	Считывание/	Описание
		запись	
31:00	0000.0000н	Считывание/	Вторичный выходной верхний
		запись	64-битовый DAC адрес - эти
			биты определяют верхние 32
ļ			бита адреса, управляемого
			во время двойного адресного
	,		цикла (DAC).

Таблица 7s'

Первичный выходной адресный регистр цикла конфигурации - POCCAR

Бит	По умолчанию	Считывание/	Описание
		запись	
31:00	0000.0000н	Только	Первичный адрес цикла кон-
		считывание	фигурации - эти биты опре-
			деляют 32-битный адрес, ис-
			пользуемый во время цикла
			считывания или записи вы-
			ходной конфигурации.

R ∪

2

57000

2

Вторичный выходной адресный регистр цикла конфигурации - SOCCAR

Таблица 7u

Бит	По умолчанию	Считывание/	Описание
		запись	
31:00	0000.0000н	Только	Вторичный адрес цикла кон-
		считывание	фигурации - эти биты опре-
			деляют 32-битный адрес, ис-
			пользуемый во время цикла
			считывания или записи вы-
			ходной конфигурации.

R ∪

N

57000

RU 2157000

C 2

Механизм Количество Устанавливает Формирует уровни сигналов прерывание прерывания PCI? локального процессора? Регистры 2 входных Да Необязательно сообщений 2 выходных Регистры 1 входной Да Необязательно "дверного 1 выходной колокольчика" Циклические 4 циклических При некоторых При некоторых условиях очереди очереди условиях Индексные 1004 32-битные Нет Необязательно регистры области памяти 1 регистр Регистры APIC выбор Нет Да 1 окно

Таблица 8

C 2

Обзор программируемого контроллера прерывания Р2Р

	Режим контроллера прерываний локального процессора									
Назначе•	Расшир-	Смешан-	ICON.	Прерыв-	Прерыв-	ICON.	Pe -	ICON	Пре	
нный	енный	ный	im	ание,	ание,	sdm	MNM	. sm	рыва-	
режим	режим	режим	:	фиксир-	фиксир-		выбо-		ние	
				уемое	уемое		рки		лока-	
				по уро-	по фро-				льно-	
				вню	нту				FO	
									проце-	
	ļ				:				ccopa	
Paspe-	Блоки-	Блоки-	002	Paspe-	Блоки -	02	Быстр-	12	XINTO	
шено	ровано	ровано		шено	ровано		ый	!	#/	
									INTA#	
Paspe -	Блоки -	Блоки -	002	Paspe -	Блоки -	02	Быстр.	12	XINT1	
шено	ровано	ровано		шено	ровано		ый		#/	
				,	:		:		INTB#	
Разре -	Блоки-	Блоки -	002	Разре-	Блоки -	02	Быстр-	12	XINT2	
шено	ровано	ровано		шено	ровано		ый		#/ INIC	

C 2

0 0 0

2

									INTC#
Разре -	Блоки-	Блоки ~	002	Разре-	Блоки~	02	Быстр-	12	XINT3
шено	ровано	ровано		шено	ровано		ый		#/
									INTD#
Разре-	Влоки -	Блоки -	002	Разре -	Блоки -	02	Быстр-	12	XINT4
шено	ровано	ровано		шено	ровано		ый		#
Paspe-	Блоки -	Влоки	00 ₂	Разре -	Влоки -	02	Быстр-	12	XINT5
шено	ровано	ровано		шено	ровано		ый		#
						:			
Разре-	Блоки	Влоки	002	Разре~	Блоки	02	Быстр-	Ī ₂	XINT6
шено	ровано	ровано		шено	ровано		ый		#
Разре -	Блоки	Влоки-	002	Разре-	Блоки	02	Выстр-	12	XINT7
шено	ровано	ровано		шено	онваод		РІЙ		#
He	He	Нe	He	He	По	Не	Быстр	12	NMI#
досту -	досту-	досту.	досту	досту	умол -	досту-	PIŅ		
пен	пен	пен	пен	пен	чанию	пен			

2

57000

2

Маршрутизация прерывания РСІ

Бит выбора XINT	Описание		
0	Входная линия INTA#/XINTO#, направляемая		
	на входную линию XINTO# локального		
	процессора		
	Входная линия INTB#/XINT1#, направляемая		
	на входную линию XINT1# локального		
	процессора		
	Входная линия INTC#/XINT2#, направляемая		
	на входную линию XINT2# локального		
	процессора		
	Входная линия INTD#/XINT3#, направляемая		
	на входную линию XINT3# локального		
	процессора		
1	Входная линия INTA#/XINTO#, направляемая		
	на выходную линию P_INTA#		
	Входная линия INTB#/XINT1#, направляемая		
	на выходную линию P_INTB#		
	Входная линия INTC#/XINT2#, направляемая		
	на выходную линию P_INTC#		
	Входная линия INTD#/XINT3#, направляемая		
	на выходную линию P_INTD#		

R ∪

Таблица 11

Источники прерывания XINT6#

Устройство	Условие	Регистр	Положение
	прерывания		бита
DMA канал 0	Конец цепочки	Регистр	08
		состояния	
		канала О	
	Конец	Регистр	09
	передачи	состояния	
		канала 0	
DMA канал 1	Конец цепочки	Регистр	08
		состояния	
	1	канала 1	
	Конец	Регистр	09
	передачи	состояния	
		канала 1	
DMA канал 2	Конец цепочки	Регистр	08
		состояния	
		канала 2	
	Конец	Регистр	09
	передачи	состояния	
		канала 2	

R ∪

N

57000

C 2

0 0 0

2

Ç,

C 2

Источники прерывания XINT7#

Устройство	Условие	Регистр	Положение
	прерывания		бита
Интерфейсное	Сообщение EOI	Регистр	14
устройство	принято	состояния/	
шины APIC		управления	
		APIC	
	Сообщение	Регистр	06
	APIC послано	состояния/	
		управления	
		APIC	
Интерфейсное	Приемный	Регистр	07
устройство	буфер	состояния I ² C	
шины I ² C	заполнен		
	Передающий	Регистр	06
	буфер пуст	состояния I ² C	
	Адрес	Регистр	05
	подчиненного	состояния I ² C	
	устройства		
	определен		
	Определен	Регистр	04
	сигнал STOP	состояния ${ m I}^2{ m C}$	
	Определена	Регистр	03
	ошибка шины	состояния I ² C	
	Определена	Регистр	02
	потеря	состояния I ² C	
	арбитража		
Устройство	Прерывание	Регистр	09
передачи	"дверного	состояния	
сообщений	колокольчика"	прерывания	
		первичного	
		ATU	
Первичное ATU	Начало BIST	Регистр	08
	ATU	состояния	
		прерывания	
		первичного	
		ATU	

Таблица 13

Источники прерывания NMI

Устройство	Условие	Регистр	Положение
	прерывания		бита
Мостовой	Ошибка	Регистр	00
интерфейс	четности	состояния	

R ∪

N

57000

первичного	ведущей PCI	прерывания	
PCI		первичного	
		моста	
	Преждевремен	Регистр	01
	ное	СОСТОЯНИЯ	
	прерывание	прерывания	
;	работы	первичного	
	адресата PCI	моста	
	(адресат)		
	Преждевремен	Регистр	02
	ное	состояния	
	прерывание	прерывания	
	работы	первичного	
	адресата PCI	моста	
	(ведущее		
	устройство)		
	Преждевремен	Регистр	03
	ное	состояния	
ļ	прерывание	прерывания	
	работы	первичного	
	ведущей PCI	моста	
	Установление	Регистр	04
	уровня	состояния	
	сигнала	прерывания	
	P_SERR#	первичного	
		моста	
Мостовой	Ошибка	Регистр	00

интерфейс	четности	состояния	
вторичной PCI	ведущей PCI	прерывания	
		вторичного	
		моста	
	Преждевремен	Регистр	01
	ное	состояния	
	прерывание	прерывания	
	работы	вторичного	
	адресата PCI	моста	
	(адресат)		
	Преждевремен	Регистр	02
	ное	состояния	
	прерывание	прерывания	
	работы	вторичного	
	адресата PCI	моста	
	(ведущее		
	устройство)		
	Преждевремен	Регистр	03
	ное	состояния	
	прерывание	прерывания	
	работы	вторичного	
	ведущей PCI	моста	
	Установление	Регистр	04
	уровня	состояния	
	сигнала	прерывания	
	s_serr#	вторичного	
		моста	
		MOCTA	·

Первичное ATU	Ошибка	Регистр	00
	четности	состояния	
	ведущей PCI	прерывания	
		первичного	
		ATU	
	Преждевремен	Регистр	01
	ное	состояния	
	прерывание	прерывания	
	работы	олоньиваеви	
	адресата РСІ	ATU	
	(адресат)		}
	Преждевремен	Регистр	02
	ное	состояния	
	прерывание	прерывания	
	работы	первичного	
	адресата PCI	ATU	
	(ведущее		
	устройство)		
	Преждевремен	Регистр	03
	ное	состояния	
	прерывание	прерывания	
	работы	первичного	
	ведущей PCI	ATU	
	Установление	Регистр	04
	уровня	состояния	
	сигнала	прерывания	
	P_SERR#	первичного	
ı			

	2 227	
	ATU	
Сбой шины	Регистр	05
локального	состояния	
процессора	прерывания	
	первичного	
	ATU	
Сбой памяти	Регистр	06
локального	состояния	
процессора	прерывания	
İ	первичного	
	ATU	
Ошибка	Регистр	00
четности	состояния	
ведущей PCI	прерывания	
	вторичного	
	ATU	
Преждевремен	Регистр	01
ное	состояния	
прерывание	прерывания	
работы	вторичного	
адресата PCI	ATU	
(адресат)		
Преждевремен	Регистр	02
ное	состояния	
прерывание	прерывания	
работы	вторичного	
адресата PCI	ATU	
	локального процессора Сбой памяти локального процессора Ошибка четности ведущей РСІ Преждевремен ное прерывание работы адресата РСІ (адресат) Преждевремен ное прерывание работы	локального состояния процессора прерывания первичного АТИ Сбой памяти Регистр локального состояния процессора прерывания первичного АТИ Ошибка Регистр четности состояния ведущей РСІ прерывания вторичного АТИ Преждевремен Регистр ное состояния прерывания прерывания прерывания прерывания вторичного АТИ Преждевремен Регистр состояния прерывания вторичного АТИ Преждевремен Регистр ное состояния прерывания прерывания прерывания прерывания прерывания прерывания

	(ведущее		
	устройство)		
	Преждевремен	Регистр	03
	ное	состояния	
	прерывание	прерывания	
	работы	вторичного	
	ведущей PCI	ATU	
	Установление	Регистр	. 04
	уровня	состояния	
	сигнала	прерывания	
	S_SERR#	вторичного	
		ATU	
·	Сбой шины	Регистр	05
	локального	состояния	
	процессора	прерывания	
		вторичного	
		ATU	
	Сбой памяти	Регистр	06
	локального	состояния	
	процессора	прерывания	
		вторичного	
		ATU	
Локальный	Сбой шины	Регистр	05
процессор	локального	состояния	
	процессора	локального	
		процессора	
	Сбой памяти	Регистр	06
		<u> </u>	1

1	локального	СОСТОЯНИЯ	
	Orthallpholic	СОСТОЯНИЯ	
	процессора	локального	
		процессора	
Канал DMA 0	Ошибка	Регистр	00
	четности	состояния	
	ведущей PCI	канала 0	
	Преждевремен	Регистр	02
	ное	состояния	
	прерывание	канала 0	
	работы		
	адресата РСІ		
	(ведущее		
	устройство)		
	Преждевремен	Регистр	03
	ное	состояния	
	прерывание	канала О	
	работы		
	ведущей PCI		
	Сбой шины	Регистр	05
	локального	состояния	
	процессора	канала О	
	Сбой памяти	Регистр	06
	локального	состояния	
	процессора	канала О	
Канал DMAl	Ошибка	Регистр	00
}	четности	состояния	
	ведущей PCI	канала 1	

Z

 \Box

2

5 7

0

0 0

C 2

-107-

C 2

	устройство)		
	Преждевремен	Регистр	03
:	ное	состояния	
:	прерывание	канала 2	
	работы		
	ведущей PCI		
	Сбой шины	Регистр	05
	локального	состояния	
	процессора	канала 2	
,	Сбой памяти	Регистр	06
:	локального	состояния	
	процессора	канала 2	

Таблица 14

Описание входных линий прерывания

Сигнал	Описание
INTA#/XINTO#	Это линия прерывания может быть
	направлена на вывод Р_INTA# или вход
	XINTO прерывания локального процессора.
INTB#/XINT1#	Это линия прерывания может быть
	направлена на вывод Р_INTB# или вход

	XINT1 прерывания локального процессора.		
INTC#/XINT2#	Это линия прерывания может быть		
	направлена на вывод P_INTC# или вход		
	XINT2 прерывания локального процессора.		
INTD#/XINT3#	Это линия прерывания может быть		
	направлена на вывод P_INTD# или вход		
	XINT3 прерывания локального процессора.		
XINT4#	Этот вход прерывания всегда соединен со		
	входом XINT4 прерывания локального		
	процессора		
XINT5#	Этот вход прерывания всегда соединен со		
	входом XINT5 прерыва́ния локального		
	процессора		
XINT6#	Этот вход прерывания совместно		
	используется тремя внутренними		
	прерываниями. Ими являются прерывания от		
	каждого из внутренних каналов DMA. Все		
	прерывания направлены на вход локального		
	процессора XINT6#. Программное		
	обеспечение должно считывать регистр		
	состояния прерывания XINT6 для		
	определения точного источника прерывания.		
XINT7#	Этот вход прерывания совместно		
	используется четырьмя внутренними		
	прерываниями. Ими являются прерывания от		
	интерфейсного устройства шины APIC,		
	интер Φ ейсного устройства шины ${ m I}^2$ С,		
	<u> </u>		

	первичного ATU и устройства передачи	
	сообщений. Все прерывания направлены на	
	вход локального процессора XINT7#.	
	Программное обеспечение должно считывать	
	регистр состояния прерывания XINT7 для	
	определения точного источника прерывания.	
NMI#	Этот вход прерывания совместно	
	используется восемью внутренними	
	прерываниями. Они включают прерывание	
	объединенной ошибки от локального	
	процессора, мостового интерфейса	
	первичного РСІ, мостового интерфейса	
	вторичного PCI, первичного ATU,	
	вторичного ATU, и трех DMA каналов. Все	
!	прерывания направлены на вход локального	
	процессора NMI#. Программное обеспечение	
	должно считывать регистр состояния	
	прерывания NMI для определения точного	
	источника прерывания.	

R ∪

Таблица 15 Регистр состояния прерывания XINT6.

Бит	По	Считывание/	Описание
	умолчанию	запись	
31 :	0000000Н	Только	Зарезервирован
04		считывание	·
03	02	Только	Задержка прерывания внешнего
		считывание	XINT6#-когда установлен, то
			прерывание является
			задержанным на внешнем входе
			XINT6#. Когда очищен,
			никакого прерывания не
			существует.
02	02	Только	Задержка прерывания DMA
		считывание	канала 2-когда установлен,
			то DMA канал 2 указывает
			активное условие канала
			"конец цепочки". Когда
			очищен, никакого условия
			прерывания не существует.
01	02	Только	Задержка прерывания DMA
		считывание	канала 1-когда установлен,
	1		то DMA канал 1 указывает
	<u> </u>		активное условие канала
			"конец цепочки". Когда

R ∪

			очищен, никакого условия
			прерывания не существует.
00	02	Только	Задержка прерывания DMA
		считывание	канала 0-когда установлен,
			то DMA канал 0 указывает
{			активное условие канала
	}		"конец цепочки". Когда
			очищен, никакого условия
			прерывания не существует.

Таблица 16 Регистр состояния прерывания XINT7.

Бит	ſΙο	Считывание/	Описание
	умолчанию	запись	
31:05	0000000Н	Только	Зарезервирован
		считывание	
04	02	Только	Задержка прерывания внешнего
		считывание	XINT7#-когда установлен, то
			прерывание является
			задержанным на внешнем входе
			XINT7#. Когда очищен,
			никакого прерывания не
			существует.
03	02	Только	Задержка прерывания
		считывание	первичного ATU/ начального
			BISTкогда установлен, то
		J	главный процессор
		ļ	устанавливает запрос
			начального BIST в регистре

R ∪

n	
N	

Z

 \subseteq

N

Ü

0

Регистр состояния прерывания NMI.

Бит	По	Считывание/	Описание
	умолчанию	запись	
31:09	000000Н	Только	Зарезервирован
		считывание	
08	02	Только	Прерывание внешнего NMI#-
		считывание	когда установлен, прерывание
			задерживается на внешнем
			входе NMI#. Когда очищен,
			никакого прерывания не
			существует.
07	02	Только	Ошибка канала DMA 2- когда
		считывание	установлен, то существует
			условие ошибки PCI или
			локальной шины в канале DMA.
			Когда очищен, то никакой
			ошибки не существует.
06	02	Только	Ошибка канала DMA 1- когда
		считывание	установлен, то существует
			условие ошибки PCI или
			локальной шины в канале DMA.
:			Когда очищен, никакой ошибки
			не существует.
05	02	Только	Ошибка канала DMA 0- когда
		считывание	установлен, то существует
		:	условие ошибки РСІ или

Z

 \subseteq


N


O

0

0 0

С 2





7


C


0

0

2

N





Адреса вторичной РСІ, остающиеся на вторичной шине РСІ и ніскоєда не направляемые вверх


2


O


S

Фиг.4


N







Фиг.7



Z

S

0

0


0

Фиг.8

выходной сигнал выходной сигнал выходной сигнал выходной сигнал

2

Фиг.10



Фиг.11

N

57000